DRAM存取晶体管的演进—平面、凹槽栅与埋入式字线

本文主要讲述DRAM存取晶体管的演进。

与电容并行发展的另一条技术主线是存取晶体管的结构变化。从平面晶体管到凹槽栅晶体管（recessed gate transistor，RG transistor），再到埋入式字线晶体管（buried word line transistor，BWL transistor），存取晶体管的每一次变革都直接影响DRAM的功耗、速度和制造复杂度。

平面晶体管的基本结构与瓶颈

DRAM存取晶体管最早采用平面MOSFET结构。在这种设计中，晶体管的沟道区域平行于硅片表面，源极和漏极分布在栅极两侧，电流沿水平方向流动。在存取晶体管中，沟道长度由栅极的特征尺寸（critical dimension，CD）决定，沟道宽度则由有源区的宽度决定。随着DRAM技术节点的推进，栅极特征尺寸不断缩小，沟道长度也随之缩短。

当沟道长度缩短到一定程度后，短沟道效应（short channel effects）变得显著。源极和漏极的耗尽区（depletion region）在沟道中相互靠近，导致势垒降低，使晶体管的关态漏电流增大。对于DRAM而言，存取晶体管的漏电流直接影响存储节点电容的电荷保持时间。漏电流越大，电荷流失越快，数据保持时间越短，刷新频率就需要提高，这会增加功耗并降低有效带宽。

凹槽栅晶体管的沟道延长策略

为了解决短沟道效应带来的漏电问题，凹槽栅晶体管被引入DRAM制造。与平面晶体管不同，凹槽栅晶体管的栅极并非制作在硅片表面，而是嵌入在硅衬底中预先刻蚀的凹槽内。在这种结构中，沟道沿着凹槽的侧壁和底部形成，实际沟道长度大于栅极在硅片表面的投影尺寸。

在相同的栅极特征尺寸下，凹槽栅晶体管的沟道长度比平面晶体管更长，因此短沟道效应得到抑制，关态漏电流显著降低。同时，凹槽栅晶体管的沟道宽度与平面晶体管相同，仍然由有源区的宽度决定，因此两者的驱动电流能力相近。

凹槽栅晶体管在90纳米到3x纳米（即39纳米至30纳米）技术节点的DRAM中被广泛采用。与平面晶体管相比，凹槽栅结构在制造上增加了一道额外的光刻和刻蚀工序，但换来的漏电改善使DRAM的数据保持时间得以维持，为继续推进技术节点提供了条件。

埋入式字线晶体管的结构升级

凹槽栅晶体管之后，DRAM存取晶体管进一步发展为埋入式字线结构。埋入式字线晶体管的栅极同样制作在硅衬底的凹槽内，但其字线（word line，WL）完全埋入硅片表面以下，这也是该技术名称的由来。与凹槽栅晶体管使用多晶硅作为栅极材料不同，埋入式字线晶体管采用氮化钛（TiN）作为栅极金属，凹槽内填充钨（W）作为字线导体。

埋入式字线晶体管在沟道长度方面与凹槽栅晶体管相当，但沟道宽度明显增加。在埋入式字线工艺中，由于有源区两侧的氧化硅刻蚀更深，沟槽侧壁暴露出的硅表面积更大，实际沟道宽度大于有源区的设计宽度。这一特征使得埋入式字线晶体管在同样特征尺寸下能够提供更大的驱动电流。

埋入式字线结构通过控制刻蚀过程中氧化硅和单晶硅的刻蚀速率差异，在沟槽内形成三面环绕的沟道形貌。氮化钛栅极包围沟道的三个侧面，形成类似三栅结构（tri-gate structure），进一步增强了栅极对沟道的控制能力。

三种结构的对比与演化逻辑

从平面晶体管到凹槽栅晶体管，核心变化是将沟道从二维平面延伸到三维凹槽中，在相同特征尺寸下获得更长的沟道长度，以降低关态漏电。从凹槽栅晶体管到埋入式字线晶体管，核心变化是用金属栅极取代多晶硅栅极，并进一步增加沟道宽度，同时利用埋入式设计减少光刻掩模层数、降低制造成本。

在平面晶体管时代，DRAM采用八倍特征尺寸平方的布局。凹槽栅晶体管时期仍沿用这一布局。埋入式字线晶体管则转向六倍特征尺寸平方的布局，进一步提高了存储密度。从八倍到六倍的转变，使单元面积缩小了约四分之一。

从平面晶体管到埋入式字线晶体管，DRAM存取晶体管经历了从二维到三维的演进。平面结构面临短沟道效应的物理限制；凹槽栅通过将栅极嵌入硅衬底来延长沟道长度；埋入式字线则在凹槽栅的基础上进一步增大了沟道宽度，并用金属栅极改善电导率。这三步演变依次解决了漏电、驱动和密度问题。下一篇我们将进入埋入式字线DRAM的具体制造流程，从有源区形成开始逐步展开。