中国科学院半导体研究所专栏头像

中国科学院半导体研究所 订阅号

已收录 246 篇技术文章 0 位工程师关注
物穷其理 宏微交替
专栏矩阵

专栏文章列表(246)

芯片制造的气体清洗:不用等离子体,温度一变就把晶圆洗得干干净净

芯片制造的气体清洗:不用等离子体,温度一变就把晶圆洗得干干净净

本文将介绍非等离子体干法刻蚀用于清洗。 在芯片制造的微观世界里,晶圆表面的清洗与刻蚀是决定良率的关键。传统的湿法清洗容易导致微观结构倒塌,而常规的等离子体干法刻蚀,虽然精准,但高能离子的物理轰击难免会给晶圆带来损伤。那么,有没有一种方法,既能保持干法的精细,又

芯片垂直供电:颠覆性技术背后的隐忧与代价

本文将介绍芯片垂直供电的概念、优势以及存在的问题。 引言:为何垂直供电成为必选项 随着AI训练芯片和HPC处理器功耗突破千瓦级别,传统平面供电的瓶颈愈发突出:IR压降严重、电流密度饱和、供电效率低下。垂直供电(Vertical Power Delivery,

光刻胶形貌异常的成因与控制

光刻胶形貌异常的成因与控制

本文将介绍光刻胶形貌异常的原因,以及解决手段。 线宽均匀性关注的是图形尺寸的一致性,而光刻胶形貌则关注图形本身的截面形状是否正常。在实际工艺中,光刻胶形貌异常会直接影响后续刻蚀或离子注入的图形转移质量,因此识别和控制这些异常至关重要。 侧墙倾斜角 侧墙倾斜角指

从28nm到A14:芯片工艺的“追更”之路,每一代都在卷什么?

从28nm到A14:芯片工艺的“追更”之路,每一代都在卷什么?

本文将介绍从28nm到A14(约1.4nm)的演进路径。 在半导体行业,每一代工艺节点的跨越都像是一场精密到原子级别的“极限挑战”。最近的一份技术总结,清晰地勾勒出了从28nm到A14(约1.4nm)的演进路径——这不仅是数字的缩小,更是整个制造体系的重构。

FinFET SRAM的器件结构与制造要点介绍

FinFET SRAM的器件结构与制造要点介绍

本文介绍了FinFET SRAM的器件结构与制造要点。 本篇聚焦于FinFET SRAM的器件结构与制造要点。SRAM(静态随机存取存储器,static random access memory)在逻辑芯片中作为高速缓存使用,通常是芯片上密度最高、尺寸最小的电

地算不如天算?把 AI 送上太空,到底图啥?

地算不如天算?把 AI 送上太空,到底图啥?

本文介绍了太空算力。 说起卫星,你第一反应可能是绕地球转、拍拍照、传传信号吧?今天就带大家了解太空算力的小知识,小板凳坐好,马上开讲! 什么是太空算力? 卫星正在经历一场 "进化"—— 它不只是 "眼睛" 和 "耳朵",还要装上 "大脑",把 AI 芯片、计算

Charge Trap与Floating Gate

Charge Trap与Floating Gate

本文介绍了Charge Trap与Floating Gate。 本期聊聊两种主要的NAND 技术路线,以及国际大厂阵营的分类。 在实现真正的 3D NAND 量产之前,各类技术研讨会上已经对多种 3D NAND 方案开展了长达十年的研究。涉足该领域的存储企业主

MEMS制程全流程梳理:从裸晶圆到微结构芯片完整工序

MEMS制程全流程梳理:从裸晶圆到微结构芯片完整工序

本文介绍了MEMS制程全流程。 提到芯片,大多数人首先想到的是CPU、存储这类集成电路芯片。但在我们身边,还有一类看不见却无处不在的芯片——MEMS微机电系统芯片。 手机里的陀螺仪、加速度计、麦克风,智能汽车的压力传感器、惯性导航元件,投影仪的微镜阵列,甚至医

FinFET的HKMG工艺介绍

FinFET的HKMG工艺介绍

本文主要讲述FinFET的HKMG工艺介绍。 虚设栅极的去除与沟槽形成 源漏外延和退火完成后,沉积层间介质层(inter-layer dielectric,ILD)并进行化学机械抛光(chemical mechanical polishing,CMP),直至暴

芯片研磨后的清洗

芯片研磨后的清洗

本文主要讲述芯片研磨后的清洗。 在芯片制造的CMP(化学机械抛光)之后,晶圆表面看起来光洁如镜,但实际却狼狈不堪——抛光液残留、金属离子污染、有机杂质、微细颗粒,全都牢牢粘在表面。如果不彻底洗干净,后续光刻、沉积、刻蚀的良率会直接崩盘。CMP后的清洗,是晶圆从

热扩散是被淘汰的古老工艺吗?

热扩散是被淘汰的古老工艺吗?

本文介绍了热扩散工艺。 提到芯片制造,大家往往第一时间想到光刻机,而在掺杂环节,现代逻辑芯片早已普及了更为精准的离子注入技术。相比之下,热扩散这个听起来颇具年代感的词,似乎早已被扫进了历史的垃圾堆。但如果把视线从追求极致纳米工艺的CPU转移到微观机械世界MEM

FinFET的器件结构与基本工艺流程

FinFET的器件结构与基本工艺流程

本文介绍了FinFET的器件结构与基本工艺流程。 这篇文章转向逻辑器件领域,介绍鳍式场效应晶体管(fin field-effect transistor,FinFET)——目前先进逻辑芯片中广泛采用的三维器件结构。与DRAM和3D NAND通过电容或电荷存储层

FOCoS:把芯片“扇”出去的新型封装方案

FOCoS:把芯片“扇”出去的新型封装方案

本文介绍了FOCoS怎么把芯片“扇”出去的新型封装。 随着AI芯片对带宽和集成度的要求越来越高,封装技术也在快速迭代。FOCoS就是其中一种很有代表性的方案。它的全称是Fan-Out Chip on Substrate,中文可以理解为“扇出型芯片贴装于基板”。

为什么越先进的制程漏电越严重?

为什么越先进的制程漏电越严重?

本文介绍了越先进的制程漏电越严重的原因。 "先进制程"的本质就是把晶体管做得越来越小。缩小的时候,晶体管的各个尺寸都在变: 沟道长度变短(源极到漏极的距离缩短); 栅氧化层变薄(栅极和沟道之间的绝缘层变薄); 工作电压降低(为了省功耗、防击穿); 阈值电压降低

通俗理解常见 AI 相关术语

本文介绍了常见 AI 相关术语。 一、AI 基础概念 1.AI 人工智能  让机器像人一样完成理解、判断、生成、决策等任务。 2.机器学习 Machine Learning  让机器从数据中“总结规律”,而不是人手写所有规则。 3.深度学习 Deep Lear

天线的辐射、接收与辐射电阻

天线的辐射、接收与辐射电阻

本文介绍了天线的辐射、接收与辐射电阻。 天线说白了就是一种转换结构。它把传输线里的导行波和自由空间里的空间波互相转换。发射时,电信号变成电磁波打出去;接收时,电磁波又变回电信号收进来。 不管天线长什么样,它的辐射原理都一样:电荷只要加速或减速,就会向外辐射电磁

芯片设计常提到的标准单元(Standard cell)是什么?如何影响整个芯片设计的走向与性能?

芯片设计常提到的标准单元(Standard cell)是什么?如何影响整个芯片设计的走向与性能?

本文介绍了标准单元(Standard cell)对整个芯片设计的走向与性能的影响。 "标准单元是什么?常提到的标准单元高度6T, 9T, 12T 又代表什么?有什么区别?" 标准单元standard cell是ASIC设计流程中作为基本构建块使用的定义明确和

通俗理解PCB 相关常见术语

本文介绍了PCB 相关常见术语。 你可以把 PCB 理解成:电子产品里的“城市道路板”——芯片、电阻、电容等元件像城市里的楼房,PCB 上的铜线像道路,负责把电和信号送到正确位置。 一、PCB 基础概念 1.PCB 印制电路板 电子元件安装和互相连接的板子,像

SRAM 微缩——从 FinFET 瓶颈到 CFET 垂直堆叠

SRAM 微缩——从 FinFET 瓶颈到 CFET 垂直堆叠

本文介绍了SRAM 微缩。 过去,SRAM bitcell 的密度提升主要依赖于光刻技术的迭代,即通过持续缩小 contacted poly pitch(CPP)与 metal pitch(MP)来压缩单元面积。 然而,随着工艺节点推进至纳米尺度,短沟道效应、

3D NAND的基本原理与优势介绍

3D NAND的基本原理与优势介绍

本文介绍了3D NAND的基本原理与优势。 DRAM属于易失性存储器——断电后数据即丢失。而闪存(flash memory)属于非易失性存储器(non-volatile memory,NVM),断电后仍能保持数据,因此广泛应用于U盘、存储卡和固态硬盘等产品中。