微电子研究所2026年公众科学日圆满举行
5月16日，微电子所“赴科学之约，赋未来之翼”公众科学日活动在庄严的升国旗仪式中开启全天日程。开幕式在研究所八层多功能厅举行，来自南开大学、中关村中学、民族小学等大中小学、科技爱好者及市民朋友等千余人走进集成电路科研殿堂，近距离感受芯片科技独特魅力。 “揭秘芯片结构”环节：大家透过显微镜直观探秘芯片全制造流程，科研达人现场细致讲解芯片精巧设计构造。少年科学迷们动手模拟芯片层级结构，集齐趣味集成电路
标签专题 · 共 5 篇文章
# 光刻技术
关于「光刻技术」的技术文章、设计资料与工程师讨论，持续更新。
5
篇文章
16
人关注
274
次浏览
台积电暂缓引入High-NA EUV，先进制程竞争不只是设备选择
台积电在其2026年北美技术研讨会上公布了截至2029年的通用制造技术路线图，先进制程仍在继续推进。 值得注意的是，台积电并没有急着把High-NA EUV（高数值孔径极紫外光）光刻技术放进2029年前的量产节点。作为对比，英特尔则更早导入High-NA设备。两家公司真正的差异，不只是设备选择，而是量产节奏、成本和良率风险的取舍。 近年来，台积电AI和HPC（高性能计算）已反超手机业务，在其路线
一文读懂微芯片的制造方法
微芯片作为半导体产业的核心支柱, 本文将详细介绍微芯片的制造方法。 微芯片的制造方法 微芯片制造作为半导体产业的核心支柱，其工艺复杂性与技术精密性持续突破物理极限，正朝着3纳米以下制程、三维集成与绿色制造方向加速演进。 硅作为基础材料，凭借其独特的半导体特性——在栅极电压调控下实现导电与绝缘状态的切换，成为构建数亿晶体管开关阵列的理想载体，这一特性在集成电路中转化为二进制1/0的数字信号处理能力，
芯片制造“核心工艺”完全指南
IC芯片半导体工艺制造技术作为集成电路产业的核心支撑，其发展始终围绕高性能器件研发与工艺精度提升展开，形成涵盖硅片制备、氧化、光刻等关键环节的完整技术体系。 硅片制备 硅片制备作为工艺起点，以硅石与高纯度碳为原料，经高温电炉还原生成冶金级硅后，通过三氯氢硅提纯与Czochralski晶体生长法或悬浮区熔单晶生长法实现单晶硅制备。硅片加工流程包含滚切、定向、腐蚀损伤层、切片、倒角、初抛、精抛等十二道
多重曝光给良率挖了多少坑？
本文介绍了多重曝光技术对良率的影响。 良率是决定先进制程芯片能不能卖、赚不赚钱的核心，从来不是制造端一个环节的事，从设计、光刻、架构到封装，全链路都是博弈。 摩尔定律走到下半场，拼的不是谁能做更小的晶体管，而是谁能把良率玩明白。 1. 先搞懂：良率到底是怎么算出来的 先给良率一个人话定义：一片晶圆上能通过测试的合格芯片，除以总芯片数，这个比值就是良率。 良率损失本质上就三个来源：工艺偏差、设计限制