sv基础：timescale、timeunit、timeprecision

来源：处芯积律 嵌入式开发 110 次阅读
摘要：1. 前言 Verilog/System verilog 仿真中的时间单位/时间精度设置是保证仿真设置正确的重要手段,但是很多场景下却常常被忽视。设置不合理会导致诸多问题，例如延时不准确，时钟周期不对，打印信息不准确，验证用例耗费的时间特别长，多模块配合无法发现隐藏的问题。 因此，本文件将描述timescale、timeunit、timeprecision等概念，并描述如何正确地使用timesca

1. 前言

Verilog/System verilog 仿真中的时间单位/时间精度设置是保证仿真设置正确的重要手段,但是很多场景下却常常被忽视。设置不合理会导致诸多问题，例如延时不准确，时钟周期不对，打印信息不准确，验证用例耗费的时间特别长，多模块配合无法发现隐藏的问题。

因此，本文件将描述timescale、timeunit、timeprecision等概念，并描述如何正确地使用timescale。

时间单位和时间精度的有效数值可以是1,10和100，时间单位可以是s, ms, us, ns, ps, 和fs。

1.1 timeunit

timeunit/timeprecision即仿真时间单位/时间精度,是仿真时间这个维度上两个重要的概念。

timeunit，即时间和延时的单位

timeunit设置成1ns，则 #1表示1ns

timeunit设置成10ns，则 #1表示10ns

正常情况下，timeunit的设置的对绝对延时（#100ns）没有影响

大部分的仿真器默认的timeunit是1ns。

1.2 timeprecision

timeprecision，即时间精度，表示在仿真之前如何进行四舍五入

当timeprecision=1ps时, #0.4ps 会被当做0ps处理而#0.5ps会被认为#1ps

1.3 timescale 

1timescale 能够同时定义时间单位和时间精度， timescale=1ns/1ps 表示 timeunit=1ns,timeprecision=1ps。

1时间单位和时间精度的有效数值可以是1,10和100，时间单位可以是s, ms, us, ns, ps, 和fs。

YAML                  `timescale time_unit / time_precision

1.4 $printtimescale

System verilog提供函数$printtimescale用于打印当前作用域生效的timeunit和timeprecision。我们可以通过$printtimescale判断不同作用域中采用的timeunit和timeprecision是否符合预期。

YAML                  module aa;                  timeunit 10ns;                  timeprecision 1ps;                  initial begin                  $printtimescale;                  end                  endmodule

打印格式为：

YAML                  TimeScale of aa is 10 ns / 1 ps 

2. 先说结论

module/program/interface/package内部使用的timeunit和timeprecision具有最高优先级

module/program/interface/package采用的是离它们最近的timescale;

这里的近指的是编译的顺序

如果多个timescale定义分布在不同文件中，采用最后编译文件中的timescale定义

如果一个文件中存在多个timescale定义，则采用离自身最近一行的timescale定义，即从module/program/interface/package所在行往上数，最近的一行timescale定义

命令行中的timescale定义代表全局的第一个timescale定义

如果module/program/interface/package自身所在的文件没有timescale，且在此之前编译的文件均没有定义timescale，此时会采用编译选项中的timescale

按编译顺序，某个timescale定义能对后续所有的文件生效，直到被新的timescale定义覆盖。

timescale定义按编译顺序生效，无论文件是放置在.f文件中还是vcs命令单独编译，只要编译的顺序不变则timescale定义生效的范围不变。

YAML                  timescale 10ns/10ps                  编译test1.v//test1.v中没有timescale相关定义，此时采用的是10ns/10ps                  timescale 1ns/1ps                  编译test2.v//test2.v中没有timescale相关定义，此时采用的是1ns/1ps

override_timescale 会覆盖所有时间单位和时间精度定义，强烈不推荐

3. 如何使用timescale

在实际代码定义中，因此存在调用lib库等原因，文件的timescale定义会不一致。在大部分自研代码中timescale 1ns/1ps 就够用了，但是在lib中timescale 会定义成其他值。为了保证不同文件都能采用正确的定义，此时我们会在filelist文件中多次调用timescale用于确保文件使用正确的定义。

YAML                  //pcie_sim.f                  timescale 1ns/1ps-fpcie_rtl.f//此filelist中的文件为自研代码，没有额外定义timescale 采用1ns/1ps                  -fpcie_lib.f//此filelist中的文件为IP代码，如果定义了timescale，则使用自身定义的timescale                  timescale 1ns/1ps  //保证下面的代码采用1ns/1ps，覆盖掉pcie_lib.f中文件定义的时间单位和时间精度                  -fcommon.f// 此filelist中的文件为自研代码，没有额外定义timescale 采用1ns/1ps                  
相关推荐

电路设计 用Python给Verilog设计自仿进阶：仿真器是如何工作的？一文看懂时序模型

很多FPGA/IC工程师擅长设计，但在仿真方面较为薄弱。我认为主要问题在于，完整的仿真实现学习成本较高，如学习UVM需要掌握大量新的内容。而单纯使用Verilog自仿又难以满足需求，以报文仿真为例，我们需要解析报文，若仅依赖Verilog自仿，就相当于要自己编写一个报文解析模块，工作量非常庞大。而Python在数据处理方面则更加高效，如果加以利用，完全可以快速构建一个完整的仿真模型。Cocotb

AdriftCoreFPGA芯研社 33 2026-04-14 Python Verilog

电路设计 Verilog入门指南：从软件思维到硬件描述

当你第一次接触Verilog时，很容易把它当成C或Java这样的编程语言。这是一个常见的误区，也是入门路上的第一个坎。Verilog不是一种编程语言，而是一种硬件描述语言。 你的角色不是“写程序”，而是在“画图纸”——用代码的形式描述一个数字电路应该长什么样。 一、核心思想：你是在描述电路 在开始写代码之前，请务必建立这个思维模型： 软件程序：是指令的序列，在CPU上按时间顺序执行。 硬件描述

ZYNQ 35 2026-04-14 Verilog 数字电路

嵌入式开发 基于basys2驱动LCDQC12864B的verilog设计图片显示

前言        在做这个实验的时候在网上找了许多资料，都是关于使用单片机驱动LCD显示，确实用单片机驱动是要简单不少，记得在FPGA学习交流群里问问题的时候，被前辈指教，说给我最好的指教便是别在玩这个了，多看看关于FPGA方面的书籍，比做这个单片机做的东西价值强多了。现在想来确实，自从学习FPGA以来，看过的书没有多少，只是想做个什么了，就在网上找找例程，照抄下来，把算法推理一遍，下个板子实现

硅农 37 2026-04-15 FPGA Verilog

嵌入式开发 LINUX的文本编辑器

在讲脚本前，根据小艾的经历，有必要介绍一下文本编辑器。 这个说起来不是个难事，但是对于刚使用linux的同学而言，编辑文本还真是个问题，首先，你很难找到写字板，就算找到了，也很难用，我说的没错吧。😄 所以，你必须改变，就从现在开始！ Linux平台上一直有两派，争执不下，一个是emacs，另一个就是vim 他们两个都是很好的文本编辑器，但由于开发初衷不一样。 前者大约于1975在MIT诞生，他是一

艾思后端实现 35 2026-04-16 Linux Verilog

电路设计 SystemVerilog如何优雅的提升FPGA开发效率

• 前言 • SV的优劣 • 最方便的信号类型（logic） • 定义复杂信号的优雅方式（struct） • 最省心的状态机利器（enum） • 提前发现多驱 • 让数据结构更清爽的秘诀（typedef） • 最常用的批量信号写法（packed array） • 模块通信的终极级懒人包（interface） • 最优雅的头文件（package） • 最懂工程师意图的过程块定义（always）

AdriftCoreFPGA芯研社 33 2026-04-08 FPGA SystemVerilog

电路设计 quartus 如何实现IP核的参数化调用

    在进行编码时，我们时常会使用到乘法器，除法器，等较复杂功能模块，为此fpga vendor设计定制了IP核，用户通过调用IP核来实现所需功能，耗费资源少且利于时序收敛。我们在日常verilog编码过程期望通过参数化的方式调用IP核。例如IP的位宽，时延，部分关键特性期望可以通过参数调用的方式实现，而不是通过打开GUI界面通过手动选择的方式实现。其实实现方式很简单。首先通过手动打开quart

处芯积律 24 2026-04-17 FPGA Verilog

嵌入式开发 case里边居然还有个inside

在SystemVerilog中，经常会用到casex和casez等多分支选择结构，用以忽略case_expression与case_item中x和z的比较，相关内容详见《硅芯思见：【80】casez和casex谁是谁》，但本文介绍SystemVerilog引入的“case inside”结构（推荐使用）与casex和casez还是有一定的区别的，这主要是因为casex和casez会将x或者z作为不

处芯积律 37 2026-04-08 SystemVerilog case inside

嵌入式开发 Notepad++编辑器——Verilog、代码片段、直接编译

 　　版本：Notepad++ 7.6.6 ，32位 //======================================================================== //==      安装与Verilog设置 //========================================================================

ZYNQ 25 2026-04-17 Verilog 插件

电路设计 SystemVerilog中的implements和extends真不是一回事儿

在SystemVerilog中，可以通过关键字implements指定实现类关联的接口类，接口类中定义的方法都是pure virtual方法，不能直接创建对象，其中的方法需要在与其关联的对象类中实现，这里需要注意，接口类与其对应的实现类之间的关系不是继承和被继承的关系。下面是接口类使用方式的简单示例： // 接口类定义interfaceclassABC;...endclass// 实现类关联对应的

处芯积律 22 2026-04-13 SystemVerilog implements

嵌入式开发 基于FPGA的均值滤波算法的实现

　　前面实现了基于FPGA的彩色图像转灰度处理，减小了图像的体积，但是其中还是存在许多噪声，会影响图像的边缘检测，所以这一篇就要消除这些噪声，基于灰度图像进行图像的滤波处理，为图像的边缘检测做好夯实基础。 　　椒盐噪声（salt & pepper noise）是数字图像的一个常见噪声，所谓椒盐，椒就是黑，盐就是白，椒盐噪声就是在图像上随机出现黑色白色的像素。椒盐噪声是一种因为信号脉冲强度引

硅农 33 2026-04-18 FPGA Verilog

电路设计 讲个SystemVerilog disable语句的坑

01 前言 记录个使用SystemVerilog disable语句时遇到的坑，这个坑有点反直觉，以至于我当时有点不信，觉得可能是EDA仿真工具的问题。后来查看了SystemVerilog手册和使用不同EDA工具进行验证，才慢慢接受了。结论是：SystemVerilog disable block_name或task时，会把hierarchy一致的block_name或task的线程都停掉。 02

处芯积律 28 2026-04-15 SystemVerilog 仿真

电路设计 vcs+verdi仿真Verilog代码

我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形。 源文件内容如下： //adder.v module adder(  input          clk,  input          rst,  input   [9:0]  A,  input   [9:0]  B,  output reg [10:0] C ); always @ ( pose

傅里叶的猫 25 2026-04-18 Verilog 仿真

电路设计 编写优雅的Verilog：代码风格是数字设计的第一道防线

在数字电路设计的世界里，Verilog不仅是实现功能的工具，更是工程师与工具（综合器、仿真器）、与同事、与未来的自己沟通的桥梁。糟糕的代码风格如同混乱的电路板，线缆缠绕，故障难寻；而优雅的代码风格则像一份精密的施工图，层次清晰，一目了然。它不仅是个人习惯，更是项目成功的第一道防线。 一、结构与可读性：像写文章一样写代码 1. 一致的缩进与格式统一的缩进（建议使用2或4个空格）是代码可读性的基石。

ZYNQ 56 2026-04-08 Verilog 代码风格

IC技术圈期刊 2020年 第五期

本期文章目录 ZYNQ | 学习路线 ZYNQ 点击阅读 ZYNQ 关于Timing Exception Design #约束 点击阅读 码农的假期 Verilog有什么奇技淫巧？ Verilog #ASIC 点击阅读 硅农 基于CORDIC的加减乘除及三角函数实现 CORDIC 点击阅读 探究FPGA 读书笔记 | Design Rot -1 IC设计 点击阅读 icsoc 构建ic知识体系

ZYNQ 16 2026-04-18 FPGA Verilog

电路设计 用Python给Verilog设计自仿进阶：FPGA仿真如何极致压榨CPU

对于许多FPGA/IC工程师而言，设计实现游刃有余，验证仿真却常成短板——传统验证方法面临两难困局：学习UVM需投入大量时间成本，而纯Verilog自仿又会陷入重复造轮子的低效循环。以通信协议仿真为例，仅报文解析就需要重写整套解析逻辑，相当于用Verilog再实现一次协议栈，耗时费力。此时，Python的生态优势便锋芒尽显。其丰富的字符串处理库可直接解析报文，配合Cocotb框架，仅需少量Pyth

AdriftCoreFPGA芯研社 42 2026-04-10 FPGA Verilog

嵌入式开发 如何学习FPGA（转）

一、入门首先要掌握**HDL（HDL=verilog+VHDL**）。        第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。因为verilog太像C了，很容易混淆，最后你会发现，你花了大量时间去区分这两种语言，而不是在学习如何使用它。当然，你思维能转得过来，也可以选verilog，毕竟在国内verilog用得比较多。     

硅农 32 2026-04-11 FPGA Verilog

电路设计 用Python给Verilog设计自仿（11）：仿真的玄学问题——协程、阻塞、 事件驱动、时间驱动

前言 在使用 cocotb 编写测试时，很多人可能都会遇到一些让人困惑的现象：比如说，你明明在发送一帧完整数据之后，加了 await RisingEdge(clk) 想等待 5 个周期再发下一帧，但在波形上却发现帧与帧之间并没有间隔；或者你在别的地方加了 Timer 也没起作用更甚至cocotb直接卡住不动了；又或者明明指定了发包数，却提前结束了。 这些现象的背后，其实不是 cocotb 出了问题

AdriftCoreFPGA芯研社 50 2026-04-11 协程 Verilog

电路设计 用Python给Verilog设计自仿（11）：协程、阻塞勘误及AXIS开源验证剖析

前言 在上一篇文章中，我们提到相同协程是阻塞的，不同协程是并发的这一说法。然而，这种理解存在偏差，所以第一个现象并不像我们之前想象的那样。今天，我们将专门梳理协程的概念，深入剖析其本质，以纠正上次关于协程与阻塞的说明。 案例说明 下面我将介绍一种非常典型的现象 for i in range(2):    await device_to_host_source.send(frame)    for 

AdriftCoreFPGA芯研社 39 2026-04-12 Python 协程

电路设计 Verilog是怎么一点一点写出来的！

一、标识符与注释 前面已经说到，模块名的定义要符合标识符的定义，那么什么是标识符呢？它的语法是什么呢？ ①标识符是赋给对象的唯一名称，通过标识符可以提及相应的对象，Verilog语法将对转义标识符中的字符逐个处理。 ②标识符可以是字母、数字、下划线和美元符$的组合，并且标识符的第一个字母必须是字母或者是下划线。此外，在Verilog的标识符中，是区分大小写的。 ③Verilog中有一些关键字，简

ZYNQ 29 2026-04-12 Verilog 标识符

电路设计 用Python给Verilog设计自仿（一）：Cocotb环境初探

1前言 很多FPGA/IC工程师擅长设计，但在仿真方面较为薄弱。我认为主要问题在于，完整的仿真实现学习成本较高，如学习UVM需要掌握大量新的内容。而单纯使用Verilog自仿又难以满足需求，以报文仿真为例，我们需要解析报文，若仅依赖Verilog自仿，就相当于要自己编写一个报文解析模块，工作量非常庞大。而Python在数据处理方面则更加高效，如果加以利用，完全可以快速构建一个完整的仿真模型。Coc

AdriftCoreFPGA芯研社 36 2026-04-13 Python FPGA
评论区

登录后即可参与讨论

立即登录
热门文章
1 万能头文件 bits/stdc++.h应该使用吗？ 2 反激开关电源反馈环路计算详解：TL431与光耦参数设计 3 sv基础：timescale、timeunit、timeprecision 4 自己画一块ESP32-C3 的开发板（第一次使用立创EDA）（PCB到手） 5 漫谈PCIe——BAR是什么 6 影翎全景无人机A1发布：249g机身+10公里图传 7 Xiaomi MiMo-V2.5 系列大模型开启公测 8 光伏电站并网测试详解：涉网试验核心内容与关键点 9 CRC校验基础介绍与C代码示例 10 全网最适合入门的面向对象编程教程：00 面向对象设计方法导论
嵌入式开发最新
热门标签
MCU 华为 FPGA 英伟达 Arm 人工智能 意法半导体 智能座舱 英飞凌 小米 恩智浦 边缘 AI 集成电路 半导体 物联网 汽车电子 三星 新能源汽车 NXP ST