本文介绍了STI与CMP如何让晶体管互不打扰。
在芯片上，数百万个晶体管需要彼此隔离，否则会相互漏电、串扰，导致电路失效。早期工艺用“局部氧化”来做隔离，但随着器件越做越小，这种方法已经不够用了。于是，浅槽隔离成了主流方案。
STI的做法很简单：在硅片上刻出浅浅的沟槽，然后填满二氧化硅，再用化学机械抛光磨平。这些填了氧化物的沟槽就像一道道绝缘墙，把相邻的晶体管隔开。但说起来简单，做起来却不容易。
沟槽刻好后，用化学气相沉积把二氧化硅填进去。问题是，沉积出来的氧化层表面本来就不平——窄沟槽区域填得高，宽沟槽区域填得低，晶圆边缘和中心也不一样。如果不磨平，后续光刻就没法做，因为光刻要求表面极度平坦。这时候就轮到CMP登场了。它是整个芯片制造过程中第一道化学机械抛光工艺。先用氧化硅研磨液把凸起的部分磨掉，速度快但精度不需要太高；然后换高选择比的研磨液，让氧化硅的去除速率远高于下方的氮化硅层。这样，当CMP磨到氮化硅时，就几乎停下来了。这个高选择比是STI CMP成功的关键
但CMP也有自己的麻烦。图片中提到的“碟形凹陷”和“氮化物侵蚀”就是两大痛点。宽沟槽区域的氧化硅在CMP过程中会凹陷下去，形成碟形凹陷，这是因为抛光垫会变形，把软的地方多磨掉一些。窄氮化物线条的保护层在抛光中容易被过度磨损，导致氮化物损失。更糟的是，当低图形密度区域碰到宽沟槽加窄氮化物时，碟形凹陷和氮化物损失会同时出现，两者叠加，问题就更严重了。
图片中还展示了氮化物钝化层的解决方案。在最终平坦化之前，先沉积一层氮化硅保护层，它能提高抛光效率，拉长过抛光的工艺窗口，同时有效抑制碟形凹陷和侵蚀。这样既能保证平坦度，又不会让氮化物保护层本身被消耗太多。STI + CMP这套组合，看似简单，实则需要极其精细的工艺控制。研磨液的化学配方、抛光垫的材料、下压力的大小、旋转速度，每一个参数的偏差都会影响最终平坦度。而正是这种纳米级的“填平艺术”，保证了芯片上每个晶体管都能老老实实待在属于自己的“隔离房间”里，互不打扰。
评论区
登录后即可参与讨论
立即登录