本文介绍了通过引入低k介质、新型金属材料和采用双大马士革工艺降低电阻电容。
在芯片制造的前端，晶体管越做越小、越做越快；但在后段，负责连接这些晶体管的铜导线，却面临着一个尴尬的局面——线宽越缩越细，电阻反而越来越大。这就是后段互连微缩的核心矛盾。
展示的是2024年到2032年后段互连的微缩路线图。横轴是触点间距，纵轴是金属间距，两个数字都在持续缩小。2024年时金属间距还有20-22纳米，预计到2032年将缩到10-12纳米左右。触点间距也在同步收窄。这意味着导线越来越细、越来越密。
为了应对电阻上升的问题，业界正在探索多种技术路径。首先是低k介质的持续引入。图中标注的“Low-k 3.0”说明介电常数目标值在不断降低——更低的k值意味着更低的寄生电容，有助于减少信号延迟。但低k介质本身机械强度较弱，集成难度大。
其次是新型金属材料的引入。图中在低层金属位置标注了钌，这是铜之外的另一种选择。钌的电阻率虽然高于铜，但在极细线宽下，其电迁移性能更好，且无需阻挡层，实际有效电阻可能更低。图中“混合金属化”的标注表明未来可能是铜、钌甚至其他金属共存的体系。
双大马士革工艺依然是主流方案，但也在持续优化，以减少电阻电容的折衷。
时间线还暗示了背面供电技术的引入。背面供电把供电网络搬到芯片背面，正面金属层专注于信号传输，可以显著缓解后段互连的拥挤程度，让金属间距的微缩压力得到一定缓解。
总的来说，后段互连的微缩正在进入“每纳米都艰难”的阶段。线宽越细，电阻越大；间距越密，电容越大——这是一场与电阻电容赛跑的持久战。低k介质、钌等新型金属、以及背面供电等系统级方案，都是这场比赛中正在加速推进的技术选项。
评论区
登录后即可参与讨论
立即登录