双极集成电路工艺与主要器件制造

双极集成电路工艺与主要器件制造

双极工艺中最基本的有源器件是npn和pnp晶体管，它们都由三层半导体材料组成，中间一层的导电类型与两边不同，这三层材料可以上下排列，也可以横向排列，所以会形成垂直晶体管和横向晶体管。

双极工艺不只能制造晶体管，还能制造电阻器、电容器、二极管、齐纳二极管，有些工艺也能制造结型场效应晶体管。

设计双极集成电路时，不能像使用分立器件那样自由选择参数，器件的尺寸、掺杂浓度、阻值和连接方式都受工艺限制，温度会影响器件性能，信号电压也可能影响电阻和电容。虽然限制很多，但双极工艺仍然制造出了不少性能很好的电路，比如TTL、ECL、I²L逻辑电路，以及741运算放大器、723稳压器和565锁相环。

典型的双极工艺使用七块主要掩膜版，不同工艺会改变器件尺寸、掺杂浓度和杂质分布，但主要步骤基本相同。

1.制作n+埋层

工艺从清洗和抛光后的p型硅片开始。

先在硅片表面生长一层二氧化硅，再涂上光刻胶，用1#掩膜版打开窗口，然后加入n型杂质，形成n+埋层。

n+埋层有几个重要作用，它能减小npn晶体管的集电极串联电阻，也能增大集电极到衬底之间的寄生电阻，还能减小横向pnp晶体管的基极电阻。

完成杂质淀积或离子注入后，再进行高温扩散，让n型杂质进入衬底。

2.生长外延层

去掉原来的氧化层后，在整个硅片表面生长一层n型单晶硅，这一层叫外延层。

外延层的厚度一般为2～15μm，数字电路通常使用较薄的外延层，模拟电路常使用较厚的外延层。

在npn晶体管中，外延层主要作为集电区，外延生长时，n+埋层中的一部分杂质也会向上扩散。

外延完成后，再在硅片表面生长一层较厚的二氧化硅。

3.形成p+隔离区

接着用2#掩膜版打开隔离窗口，再进行p+扩散。

p+隔离区用来把相邻器件分开，避免它们互相影响，为了真正完成隔离，p+区必须穿过整个n型外延层，并和下面的p型衬底连接。

因此，这次扩散很深，也很宽，杂质不只向下扩散，也会向两边扩散，所以隔离区的上部通常比下部更宽。

这一步会占用较大的芯片面积，我认为，这也是标准双极工艺在集成密度上不如MOS工艺的重要原因。

完成隔离扩散后，再生长一层二氧化硅。

4.制作高值电阻区

有些工艺会增加一步浅p型扩散，用来制作高值电阻。

这种扩散层的薄层电阻一般为1～2kΩ/□，可以制作约1～20kΩ的电阻，这个步骤不是必须的，需要时才会加入。

5.形成基区和横向pnp区域

用3#掩膜版打开窗口，再加入p型杂质。

这一步主要形成npn晶体管的基区，也形成横向pnp晶体管的发射区和集电区。这次扩散比隔离扩散浅，不能穿过整个外延层，隔离区的窗口也可以再次打开，用来补充p型杂质。

6.形成发射区和集电极接触区

之后再生长一层二氧化硅，并用4#掩膜版打开npn晶体管的发射区窗口。通过n+扩散形成发射区，同时，也在集电区表面形成一个n+区，这个n+区能改善金属和集电区之间的接触，减小接触电阻。发射区必须做得较浅，不能穿过p型基区。

n+发射区的杂质浓度、杂质分布和基区厚度都会影响晶体管的电流增益，这几个参数很关键，只要有一点变化，器件性能就可能出现明显差别。

7.制作接触孔和金属连线

器件区域完成后，用5#掩膜版打开接触孔，这样，金属才能与发射极、基极、集电极和无源器件接触。

然后在整个硅片表面淀积一层金属，再用6#掩膜版形成金属连线。完成金属连线后，在芯片表面加上保护层，最后用7#掩膜版打开压焊点窗口，让芯片可以和外部引线连接。

8.两种可选工艺

第一种变化是增加深集电极扩散。这种方法让n+区从硅片表面一直连接到n+埋层，这样可以进一步减小集电极串联电阻，比较适合大电流电路。不过，深扩散会占用更多集电区面积，所以不能随便使用。

第二种变化是增加一次p型扩散，形成沟道夹断区，它可以防止高压下硅片表面出现反型。这种做法在普通逻辑电路中并不常见，主要用于一些特殊电路。

npn晶体管

双极工艺中的npn晶体管一般采用垂直结构。

它的发射区、基区和集电区从上到下排列，电流主要沿垂直方向流动，所以叫垂直npn晶体管。这种结构的基区可以做得很薄，尺寸也比较容易控制，因此，垂直npn晶体管通常有较高的增益和较好的速度。下面的n+埋层还能减小集电极电阻，进一步改善器件性能。

pnp晶体管

常见的pnp晶体管采用横向结构。它的发射区和集电区位于同一平面，电流主要沿水平方向流动，所以叫横向pnp晶体管。横向pnp晶体管的基区较宽，也不容易准确控制，它的发射区和集电区还使用相同的掺杂过程，所以两者的杂质分布基本相同。这些问题会影响器件性能，一般来说，横向pnp晶体管的增益和速度都不如垂直npn晶体管。

双极工艺还可以制作衬底pnp晶体管，它使用p型基区作为发射区，n型外延层作为基区，p型衬底作为集电区。这种晶体管的性能较差，而且所有衬底pnp晶体管共用同一个集电极，所以连接方式受到很大限制。

电容器

双极工艺中的pn结可以作为电容器使用。当pn结处于反向偏置时，中间会出现耗尽层，耗尽层相当于绝缘层，两边的p区和n区相当于两块极板。这种结电容的容量可以从小于1pF到约100pF。不过，结电容有几个明显问题。它必须一直保持反向偏置，不能随意连接，它的电容量会随电压变化，也会受温度影响，所以线性不够好。

基极—发射极结的反向击穿电压大约为7V，这会限制电容器能承受的最大电压，基极—集电极结也能作为电容器，它的击穿电压较高，但单位面积的电容量较小。除了结电容，还可以制造MOS电容，它由金属、薄氧化层和重掺杂半导体区组成，MOS电容的性能通常比结电容更好，但需要增加掩膜和氧化步骤，制造过程也更复杂。

电阻器

双极工艺中的电阻器通常由一条细长、弯曲的轻掺杂p型扩散区组成，电阻区下面是n型外延层，为了防止电流流入外延层，通常把外延层接到电路中的最高电位，让它和电阻区之间的pn结保持反向偏置。

改变扩散区的长度、宽度和薄层电阻，就能得到不同的阻值，不过，这种电阻的实际阻值会受制造误差、温度和外加电压影响，精度不能和普通分立电阻相比。

双极工艺的面积问题

双极工艺和MOS工艺可以做到接近的最小尺寸，但双极器件通常占用更大的面积，主要原因是标准双极工艺要使用深而宽的p+隔离区。隔离区会占用很多芯片面积，也会拉大器件之间的距离，使用介质隔离或沟槽隔离后，可以减小隔离区面积，提高芯片上的器件数量。