芯片先进封装的四种：CoWoS、CoPoS、Glass Core与CoWoP
本文将介绍四种芯片先进封装。 在先进封装领域，如何把多颗芯片（比如计算芯片和存储芯片）高效地拼在一起，不同厂商给出了不同的答案。图片展示了四种主流方案，它们在材料、结构和成本上各有取舍。 CoWoS CoWoS是目前最成熟的方案，台积电的拳头技术。它把HBM高带宽内存和逻辑芯片（Logic Die）并排放在一块硅中介层上，硅中介层内部有TSV（硅通孔）实现上下导通，然后再整体贴在有机基板上。硅中介
标签专题 · 共 4 篇文章
# CoWoS
关于「CoWoS」的技术文章、设计资料与工程师讨论，持续更新。
4
篇文章
13
人关注
227
次浏览
盘点台积电CoPoS设备供应链核心玩家
先进封装：台积电 CoPoS 设备供应链的核心玩家曝光 随着全球人工智能（AI）芯片尺寸不断突破物理极限，传统的 12 英寸圆形晶圆在面积利用率上面临巨大挑战。 为此，台积电全力推进将 CoWoS（晶圆级封装）与扇出型面板级封装（FOPLP）技术相融合的次世代先进封装技术——CoPoS（Chip-on-Panel-on-Substrate）。 该技术通过“以方代圆”的矩形面板大幅提升材料利用率，成
摩尔定律真的失效了吗？为什么先进封装成了新的性能杠杆？
摩尔定律未死，但已从“晶体管缩小”的线性红利转为“系统集成”的复合竞争。AI时代，芯片性能瓶颈从算力转向数据搬运与互联效率，先进封装成为连接GPU、HBM与Chiplet的关键杠杆，推动产业从“堆晶体管”进入“搭系统”的新阶段。 过去几十年，半导体行业有一个近乎信仰级的规律：摩尔定律。 简单说，就是芯片上的晶体管数量会周期性增加，芯片性能不断提升，单位计算成本不断下降。这个规律支撑了 PC、智能手
“从圆到方”，先进封装革命！
CoPoS玻璃基板突破CoWoS尺寸限制 随着摩尔定律失效和产业的“More than Moore”的技术路线发展，台积电的护城河早已不止晶体管的微缩节点之争，而是在封装技术上也不断推陈出新。 当前其核心的先进封装技术 CoWoS（Chip-on-Wafer-on-Substrate）。是一种将逻辑芯片（如 GPU、CPU）与高带宽内存（HBM）紧密集成在一起的 2.5D 封装技术，它通过在芯片和