本文介绍了FOCoS怎么把芯片“扇”出去的新型封装。
随着AI芯片对带宽和集成度的要求越来越高，封装技术也在快速迭代。FOCoS就是其中一种很有代表性的方案。它的全称是Fan-Out Chip on Substrate，中文可以理解为“扇出型芯片贴装于基板”。
FOCoS的核心特点是用RDL（重布线层）来替代硅中介层。在传统的CoWoS方案中，芯片通过一块带有TSV的硅中介层实现互连；而FOCoS则直接在有机基板上方制作RDL层，把芯片之间的信号通过RDL走线连接起来，省去了硅中介层的成本和工艺复杂度。
FOCoS分两种工艺路线。Chip First是在有机基板上先贴装芯片，再在芯片上方制作RDL层进行互连。这种方式适合chiplet数量较少、互连密度要求不那么极致的场景，RDL层数通常只有2到3层，光罩尺寸小于1。Chip Last则是先在基板上做好RDL层，再把芯片贴装在RDL层上方。这种方式互连密度更高，RDL层数可以做到8层，支持ASIC加HBM的多芯片集成，适合GPU、AI加速器等高性能应用。在实际量产中，Chip Last工艺因为良率更高、灵活性更好，被更多厂商选择。
“RDL Interposer”这个说法。本质上，FOCoS就是用RDL“织”出来一个中介层，取代硅中介层的功能。RDL的线宽线距可以做到细至2微米左右，虽然比不上硅中介层的0.5微米级别，但对于大多数应用来说已经足够，而且成本优势明显。
应用场景方面，FOCoS主要面向APU加内存、GPU加内存、网络处理器、系统级封装等。在AI训练和推理芯片中，逻辑芯片和HBM高带宽内存之间的互连距离越短越好，FOCoS通过RDL直接把两者拉通，避免了长走线带来的延迟和功耗损失。
对比台积电的CoWoS-L，ASE的FOCoS在有机基板和RDL的组合上更灵活，可以根据不同客户需求定制层数和线宽。这种“不是最先进，但更灵活”的方案，在AI芯片出货量急剧增长的今天，为封装厂提供了更丰富的选择。
评论区
登录后即可参与讨论
立即登录