5 月 13 日，DVCon China 2026 在上海举行。
DVCon China 是面向电子系统和集成电路设计验证的技术会议，过去主要讨论标准化语言、验证方法、仿真工具和工程流程。今年的议程里，AI 已经进入主旨演讲和多个技术讨论。
大会官方议程里，AI 相关主题包括硬件工程自动化、Agentic AI 时代的 IC 设计与验证转型，以及验证可信度。
进入芯片设计验证后，AI 生成的脚本、测试用例、报告摘要和问题定位结果，都要经得起验证工具检查，也要能复现、能追踪。验证工程师需要的不只是生成结果，还需要完整的验证依据。约束设置、用例运行、覆盖率进展和剩余风险，都要说得清楚，最后才能支撑项目签核。
芯片项目里，验证一直是很耗时间的环节。复杂 SoC、AI 加速器、车规芯片越来越多，接口更多，状态空间更大，验证场景也更复杂。
一个问题如果到后期才暴露，项目可能要重新仿真、重新调试，甚至影响流片节奏。验证效率直接关系到芯片项目能不能按计划推进。
AI 要进入 EDA 工具链，作用不能只停在生成脚本或测试用例上。它还要理解设计意图，帮助工程师定位问题，生成可以被检查的结果。团队也需要看到它做了什么、依据是什么、结果是否可靠，后续能不能复查。
过去一年，Cadence、Synopsys、Siemens EDA 等厂商都在把 AI 引入芯片设计、验证、物理实现和调试。这个方向还会继续往前走，但最后还是要回到项目现场。
工程团队不会只看 AI 功能演示。验证周期、调试次数、问题定位速度和签核风险，才会决定它在项目里有没有用。
从今年的议程看，AI 已经进入芯片设计验证现场。
设计验证、形式验证、仿真、覆盖率、debug、sign-off，每一个环节都和芯片质量和项目进度有关。AI 进入这些环节后，最终要看它能不能减少返工、提高结果可信度，并支撑项目签核。
AI 工具进入验证流程后，工程师会看它有没有减少返工、提高结果可信度，能不能支撑项目签核。
评论区
登录后即可参与讨论
立即登录