小刚今天重新设置了各种参数
最后结果不是不尽人意。
可以看到S11谐振频率不对
于是我重新设置各种参数
谐振频率还是不对
电场分布也不对
不知道是不是我设置的问题，目前找不出问题。
明天还是得继续调，小刚心里苦啊！
明天必成功。还是得奶一下。
END
HFSS实战篇4
摘要：小刚今天重新设置了各种参数
最后结果不是不尽人意。
可以看到S11谐振频率不对
于是我重新设置各种参数
谐振频率还是不对
电场分布也不对
不知道是不是我设置的问题，目前找不出问题。
明天还是得继续调，小刚心里苦啊！
明天必成功。还是得奶一下。
END
相关推荐
电路设计 vcs+verdi仿真Verilog代码
我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形。 源文件内容如下： //adder.v module adder( input clk, input rst, input [9:0] A, input [9:0] B, output reg [10:0] C ); always @ ( pose
电路设计 信号完整性仿真：90%的工程师都在这5个地方翻车
说出来你可能不信，很多工程师拿着漂亮的仿真报告，实物一测试，问题全出来了。返工、延期、挨骂，样样都逃不掉。 归根结底，大多数问题都出在仿真方法上。今天就来聊聊信号完整性仿真中，90%的工程师都在犯的几个错误。 错误一：时域仿真和频域仿真傻傻分不清 有些工程师做仿真，要么只跑时域，要么只跑频域，觉得跑一个就够了。这其实是个大坑。 时域仿真告诉你的是：信号长什么样、眼图开多大、有没有出现过冲下冲。就像
更多频道 零基础如何快速学会HFSS？
高频电磁场看不见摸不着，但HFSS学不会的痛苦，每一个新手都感受得真真切切。“ 当你的仿真结果和预期不符，当你的模型怎么调都不收敛，当你面对一堆看不懂的报错提示——那种挫败感足以劝退90%的自学者。 但另一边，是残酷的市场现实：5G通信、毫米波雷达、卫星互联网、射频前端——每一个热门赛道都在疯抢懂HFSS的工程师。 问题从来不是“要不要学”，而是“怎么学才能不走弯路”。下面这篇文章，我为想要自己
电路设计 用Cadence Virtuoso IC617仿真工艺库参数
本文将会描述，如何通过V-I特性曲线得出SMIC 0.18um工艺库的工艺参数。 N-MOS的测量 提取数据 上一篇文章已经得到了在不同的vgs下的vds参数曲线。原理图如下。W为220um，L为180um，后面会用到。 为了更精确得到数据，这里改变一下扫描范围，vds范围改为0-2V，vgs范围改为0.6-1.2V，步长设置为0.2V，得出结果如下图。 选择Marker菜单中的Create
嵌入式开发 如何学习FPGA（转）
一、入门首先要掌握**HDL（HDL=verilog+VHDL**）。 第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。因为verilog太像C了，很容易混淆，最后你会发现，你花了大量时间去区分这两种语言，而不是在学习如何使用它。当然，你思维能转得过来，也可以选verilog，毕竟在国内verilog用得比较多。
电路设计 用Python给Verilog设计自仿（11）：仿真的玄学问题——协程、阻塞、 事件驱动、时间驱动
前言 在使用 cocotb 编写测试时，很多人可能都会遇到一些让人困惑的现象：比如说，你明明在发送一帧完整数据之后，加了 await RisingEdge(clk) 想等待 5 个周期再发下一帧，但在波形上却发现帧与帧之间并没有间隔；或者你在别的地方加了 Timer 也没起作用更甚至cocotb直接卡住不动了；又或者明明指定了发包数，却提前结束了。 这些现象的背后，其实不是 cocotb 出了问题
电路设计 讲个SystemVerilog disable语句的坑
01 前言 记录个使用SystemVerilog disable语句时遇到的坑，这个坑有点反直觉，以至于我当时有点不信，觉得可能是EDA仿真工具的问题。后来查看了SystemVerilog手册和使用不同EDA工具进行验证，才慢慢接受了。结论是：SystemVerilog disable block_name或task时，会把hierarchy一致的block_name或task的线程都停掉。 02
嵌入式开发 FPGA计算3行同列数据之和
实验：FPGA**计算3**行同列数据之和 实验要求：PC机通过串口发送3行数据（一行有56个数据，3行共有56*3=168个数据）给FPGA，FPGA计算3行同一列数据的和，并将结果通过串口返回给上位机。 实现方法：使用两个FIFO IP Core，将串口接收到的数据进行缓存，当第一个FIFO1的数据存满后，将FIFO1的数据读出来给FIFO2，当FIFO2的数据存满时，当前两个FIFO的数据和
半导体 单向晶闸管的结构与导电特性
晶闸管（Thyristor）是晶体闸流管的简称，又被称做可控硅整流器，以前被简称为可控硅；1957年美国通用电气公司开发出世界上第一款晶闸管产品，并于1958年将其商业化。 晶闸管是NPNP四层半导体结构，它有三个极：阳极，阴极和控制极；晶闸管具有硅整流器件的特性，能在高电压、大电流条件下工作，且其工作过程可以控制、被广泛应用于可控整流、交流调压、无触点电子开关、逆变及变频等电子电路中。 晶闸管
半导体 高性能音频功率放大器AiP1309：电容式升压与智能防破音详解
中微爱芯推出高性能单端输入单声道音频功率放大器芯片AiP1309，集成电容式升压、智能防破音和AB/D类切换技术，适用于多种应用场景。
半导体 为什么很多公司还在用10年前的老芯片？是抠门还是保守
有学生问我：老师，为什么很多产品还在用10年前甚至更老的芯片？现在不是有那么多性能更强、价格也不贵的新芯片吗？公司是不是太抠门了，还是工程师太保守了？那些老芯片主频低、内存小，留着干嘛？今天一起聊聊这个话题。 首先芯片领域的新和旧，和我们平时买手机是两个概念。 手机里的芯片，比如高通骁龙系列，确实是越新越好，性能更强、功耗更低。这是因为消费电子产品的更新换代是按月来算的。但是在工业控制、汽车电子、
半导体 AI智能眼镜：教育、健康、翻译领域的最新技术解析
随着大模型技术和可穿戴设备硬件的迭代，AI智能眼镜正从概念验证阶段转向场景深耕，特别是在教育、健康和翻译等高价值垂直领域。文章分析了当前市场上的主要产品和技术需求。
半导体 摩尔线程GPU助力数字孪生：本土算力推动行业创新
本文介绍了由中国互联网协会数字孪生技术应用工作委员会组织的“阆风同行，名企探营”活动，深入探讨了摩尔线程基于MUSA架构的全功能GPU在数字孪生领域的应用。
评论区
登录后即可参与讨论
立即登录