Hummink在SEMICON Europa 2026发布BIRD缺陷修复模块

马斯克「非常认真」、英特尔提供14A技术 ASML 执行长克里斯托福·富凯（Christophe Fouquet）20 日出席比利时安特卫普科技活动时表示： 富凯已直接与马斯克就 TeraFab 半导体计划会谈，并形容马斯克「非常认真」看待这项计划。 富凯表示，TeraFab和星链（Starlink）等大型计划将在数年内增加设备供应商的产能压力，并警告全球半导体产业都可能面临供不应求局面。 一、A

PI推出压电主动晶圆整形技术，采用可编程主动晶圆卡盘，对最大300mm基板的弯曲、翘曲和局部表面偏差进行受控校正，服务精密搬运、检测、量测、键合与先进封装。

在芯片厂里，PE和EE互相甩锅，几乎是制造现场最有生命力的传统项目。 PE，也就是Process Engineer，工艺工程师。EE，也就是Equipment Engineer，设备工程师。 一个管工艺结果，一个管机台状态；一个盯参数、良率、recipe、工艺窗口；一个盯报警、硬件、PM、UPTIME、部件寿命。 表面上看，两边都是为了产线稳定。但一旦异常出现，双方就很容易站到“对面”。 不是因

通过相同测试的芯片可能带有不同可靠性风险。器件级模型、跨测试环节数据和物理检测可标记可疑合格器件，但异常不等于缺陷；额外筛查只有在成本低于可避免失效时才值得。

诺信电子解决方案的MARCH ExoSPHERE等离子处理系统获得2026全球技术奖等离子系统类别奖。该系统面向面板级封装，通过等离子清洁和表面能提升改善附着性、可靠性与良率。

AI芯片需求推动半导体制造与封装升级。文章指出，先进芯片对设备部件和材料提出更高要求，先进陶瓷等材料工程可在耐热、等离子体、磨损和复杂结构方面提供支撑，封装也从保护转向性能优化，成为系统设计的重要环节。

弗劳恩霍夫IPMS将在2026年慕尼黑SEMICON Europa展示芯粒集成、光子学与低功耗存储等新技术，涵盖2.5D集成、准单片集成、氮化硅光子平台和氧化铪铁电存储，以提升性能、降低功耗并支持灵活制造。

英特尔代工发布14A工艺设计套件PDK 0.9，称其基于硅验证，性能和良率达现阶段预期。公司计划2027年第一季度发布PDK 1.0，验证大批量制造准备；14A预计2027年风险生产、2028年量产。

本期海外电子杂志关注半导体制造与封装进展，涉及应用材料50亿美元EPIC中心、ASM国际三维结构研究及弗劳恩霍夫与IMS纳米制造合作；并探讨农业自主化、边缘人工智能、量子传感，以及加拿大量子计算、光子学、先进材料和海洋电子发展。

本文介绍了多重曝光技术对良率的影响。 良率是决定先进制程芯片能不能卖、赚不赚钱的核心，从来不是制造端一个环节的事，从设计、光刻、架构到封装，全链路都是博弈。 摩尔定律走到下半场，拼的不是谁能做更小的晶体管，而是谁能把良率玩明白。 1. 先搞懂：良率到底是怎么算出来的 先给良率一个人话定义：一片晶圆上能通过测试的合格芯片，除以总芯片数，这个比值就是良率。 良率损失本质上就三个来源：工艺偏差、设计限制

SCHMID获美国玻璃基先进封装企业订单，将为其南亚玻璃芯基板制造设施供应关键湿法工艺设备。该设施全面爬坡后设计年产约7万块玻璃面板，并生产玻璃中介层和3D异构集成模块，用于AI、数据中心等应用。

EV Group宣布支持量子芯片开发商和制造商应对量子系统扩展的复杂制造需求，将先进封装、异质集成和光子制造经验用于新产品设计与工艺验证，并将在SEMICON Europa展示相关工艺方案。

4月18日，烟台德邦科技股份有限公司（证券代码：688035，证券简称：德邦科技）发布公告称，公司持股5%以上股东国家集成电路产业投资基金股份有限公司（以下简称“大基金”）计划减持公司部分股份，合计减持数量不超过426.72万股，占公司总股本的比例不超过3%，减持原因系自身资金安排。 公告显示，本次减持计划将在公告披露之日起15个交易日后的3个月内实施，具体减持期间为2026年5月14日至

随着AI芯片对先进封装的需求增长，英特尔提供的EMIB 2.5D封装解决方案，正获得越来越多厂商的青睐。这项技术通过硅桥实现了芯粒（Chiplet）在水平方向的紧密集成，从而在单个封装内组合更多芯片，打造出算力更强大的产品。在EMIB之外，英特尔也提供Foveros-S硅中介层技术和Foveros-R重布线层（RDL）技术。 在实现了水平的“横向扩展”之后，我们能否在垂直的“纵向维度”上也实现集成

本文将介绍先进封装如何支撑AI芯片的性能跃升。 传统的“大芯片"的局限 在AI芯片的设计中，算力和带宽的竞赛正在把封装技术推向极限。传统的“一颗大芯片搞定一切”的做法已经难以为继，取而代之的是把大芯片拆成多个小芯片（芯粒），再用先进封装拼在一起。这个转变，正在重塑芯片的设计和制造方式。 过去，芯片设计的主流是单片式方案——逻辑、内存控制器、IO接口全部集成在同一颗芯片上，用同一种工艺制造。优点是

在追求极致性能与极小特征尺寸的集成电路制造领域，任何微小的异常均可能导致芯片失效。这些异常，即制造缺陷，是影响最终产品良率、性能与可靠性的直接因素。缺陷并非呈现单一形态，而是在晶圆经历上百道工艺步骤的过程中，不断演化、累积并显现，构成一幅复杂的图景。 一、缺陷分类 前端制程（Front End of Line, FEOL）是集成电路制造中形成晶体管等核心有源器件的阶段。在这一纳米尺度的精密制造过

PDF Solutions高管在近期活动中指出，AI正重塑半导体行业运作方式，带来能源、数据与计算、供应链三大效率挑战。为此，公司推出涵盖设计制造协同、数据分析及供应链管理的新一代平台，以应对行业变革。

在高性能计算、高密度存储等应用需求快速攀升的背景下，高端先进封装成为推动芯片产业发展的重要动力。顺应这一趋势，长电科技近年来全面加速高端先进封装布局并持续取得成效。2025年，公司先进封装业务相关收入达人民币270亿元，创历史新高。 以高端智能应用方向的突破与产能释放为牵引，公司加速推动高端先进封装能力从“技术领先”走向“规模化、平台化、一站式交付”。面向智算中心等高性能计算与存储场景，长电科技系

据华尔街日报最新报道，苹果公司（Apple）与英特尔（Intel）即将达成一项历史性协议，英特尔将为这位消费电子巨头生产部分核心芯片。 消息一经传出，资本市场立刻给出热烈回应。5月8日，英特尔股价盘中飙升近15%，创下多年来的单日涨幅纪录；苹果股价也微涨约1.7%。这不仅让一度举步维艰的英特尔代工业务（Intel Foundry）迎来了绝佳契机，而且将改变全球芯片制造格局。 据知情人士透露，这项

本文介绍了AI芯片的封装基板越做越大趋势。 从图片可以清楚看到，先进封装的基板尺寸正在快速膨胀。这背后是AI芯片对算力和带宽的无尽渴求。 图(a)是比较“传统”的配置：一颗逻辑芯片加上四颗HBM（高带宽内存），通过中介层连接，再整体贴在积层基板上。这是两年前高端GPU的典型方案，基板尺寸还算适中。 图(b)开始明显变大：逻辑芯片不变，但HBM增加到六颗。更多内存意味着更大的数据带宽，但也意味着