弗劳恩霍夫IPMS推进芯粒集成与低功耗存储

AI芯片需求推动半导体制造与封装升级。文章指出，先进芯片对设备部件和材料提出更高要求，先进陶瓷等材料工程可在耐热、等离子体、磨损和复杂结构方面提供支撑，封装也从保护转向性能优化，成为系统设计的重要环节。

4月21日，盛合晶微半导体有限公司（以下简称“盛合晶微”）正式登陆上海证券交易所科创板，开盘涨406.61%，总市值1864.64亿元。 2月24日，盛合晶微成为马年首家通过上交所上市委审议的科创板企业；一个月后注册生效，最终落槌于4月21日挂牌交易。 根据Gartner的统计，2024年度，盛合晶微是全球第十大、境内第四大封测企业，其2022年度至2024年度营业收入的复合增长率在全球前十大企业

马斯克「非常认真」、英特尔提供14A技术 ASML 执行长克里斯托福·富凯（Christophe Fouquet）20 日出席比利时安特卫普科技活动时表示： 富凯已直接与马斯克就 TeraFab 半导体计划会谈，并形容马斯克「非常认真」看待这项计划。 富凯表示，TeraFab和星链（Starlink）等大型计划将在数年内增加设备供应商的产能压力，并警告全球半导体产业都可能面临供不应求局面。 一、A

随着AI芯片对先进封装的需求增长，英特尔提供的EMIB 2.5D封装解决方案，正获得越来越多厂商的青睐。这项技术通过硅桥实现了芯粒（Chiplet）在水平方向的紧密集成，从而在单个封装内组合更多芯片，打造出算力更强大的产品。在EMIB之外，英特尔也提供Foveros-S硅中介层技术和Foveros-R重布线层（RDL）技术。 在实现了水平的“横向扩展”之后，我们能否在垂直的“纵向维度”上也实现集成

本文将介绍先进封装如何支撑AI芯片的性能跃升。 传统的“大芯片"的局限 在AI芯片的设计中，算力和带宽的竞赛正在把封装技术推向极限。传统的“一颗大芯片搞定一切”的做法已经难以为继，取而代之的是把大芯片拆成多个小芯片（芯粒），再用先进封装拼在一起。这个转变，正在重塑芯片的设计和制造方式。 过去，芯片设计的主流是单片式方案——逻辑、内存控制器、IO接口全部集成在同一颗芯片上，用同一种工艺制造。优点是

英特尔的AI战略侧重于运营规模、生命周期管理以及全厂范围的部署。 AI已经融入半导体制造环节，在检测工具、统计过程控制和良率分析等方面提供支持。因此，AI在半导体行业并非从无到有的新生事物，但其角色正在发生变化。随着设备架构日益复杂、制程工艺窗口不断收窄，AI正逐渐成为支撑先进晶圆厂持续运行的核心基础设施的一部分。 在英特尔代工，这一转变在内部被描述为从孤立的分析转向该公司所称的“大规模应用智能”

鲁汶大学、群山大学、布鲁塞尔自由大学及比利时微电子研究中心（imec）等机构研究人员发表论文，报道一种全干法沉积的卤化非晶沸石咪唑骨架（a-ZIF）抗蚀剂，在电子束与极紫外光刻中表现出明显的辐照源依赖色调转换，可用于下一代半导体先进图形化工

引言：边缘AI涉及的问题不仅是算力芯片，还与存储、设计工具、测试等方方面面有关… AI从数据中心走向边缘、端侧的原因这两年探讨得够多了，包括数据中心资源限制(与海量IoT设备与数据涌入的矛盾)、部分应用的低延迟或实时决策需求、隐私与安全性、AI应用的个性化要求等;与此同时，随着AI全栈技术的发展，边缘或端侧AI也正走向成熟——无论是硬件还是包括AI模型在内的软件。 前不久IIC Shanghai

如果要用一个词来形容即将到来的2026年下半年的旗舰手机市场，那就是“昂贵的焦虑”。 高通的骁龙8 Elite Gen 6 Pro和联发科的天玑9600 Pro正带着20%的成本涨幅，向安卓厂商投下了一枚“重磅炸弹”。 随着台积电2nm制程（N2P）计划在2026年下半年量产，智能手机SoC的军备竞赛正式进入一个全新时代。 当一颗手机芯片的价格突破300美元，当三大核心器件的BOM成本飙升至60

AI 产业当下很最重要的共识是：算力即新的基础设施。 但对中国科技产业来说，算力从来不只是“买几张 GPU”这么简单。2022 年之后，A100、H100、H800、B200 乃至特供版芯片的限制层层加码，一个现实问题摆在所有中国科技公司面前：如果最先进的外部芯片买不到，中国的大模型、云计算、自动驾驶、机器人和科研训练，还能不能继续往前走？ 这就是“国产算力链”必须被重视的原因。 国产算力，不是一

当英伟达 Blackwell 架构以 NVLink 5 将 GPU-GPU 互联带宽推至1.8Tb/s（14.4Tbps），AI 超算正式迈入 “万亿参数级训练” 的新纪元——单颗GPU的芯片间带宽达到PCIe 5.0的35倍、Hopper NVLink 4的2倍，支撑72颗 GPU 集群每秒处理数 PB 级数据流动。但这一带宽革命并非性能的线性跃升，而是将电子系统设计推向物理极限的临界点：信号完

近日，长电科技入选由《新财富》杂志评选的2025“最佳上市公司”榜单。《新财富》“最佳上市公司”评选是国内资本市场具有较高市场认可度和影响力的专业榜单之一，围绕信息披露质量、可持续发展（ESG）表现、品牌影响力等维度开展综合评估，通过客观指标评估与专业投票相结合的方式形成评选结果，旨在挖掘具有市场认可度的上市公司代表，推动资本市场构建更加透明、规范、健康的生态。此次入选，是资本市场对长电科技综合实

应用材料公司与英特尔合作，在硅谷EPIC中心和俄勒冈研发园区推进下一代晶体管、互连与先进封装技术，缩短AI芯片和系统上市时间。合作覆盖前后道互连微缩以及Foveros 3D堆叠，以提高互连密度、供电和散热性能，加速从实验室到大规模制造。

在纳米级光刻工艺中，线边缘粗糙度（Line Edge Roughness, LER）是指光刻图案边缘与理论上完美光滑边缘之间的随机偏差。显影后，光刻胶边缘在电子显微镜下呈现类似锯齿的不规则图形。与之相关的线宽粗糙度（LWR）则强调线宽沿长度方向的波动。随着特征尺寸持续缩小，LER并不会同比缩小，而工艺容差却不断收窄，这使得过去几纳米级的边缘起伏从“图形小瑕疵”转变为直接影响器件性能的关键因素。 L

很多人对长电科技的理解，还停留在一句很老的话上：它是一家封测厂。 这句话不能说错，但已经远远不够了。 因为在今天这个时间点，再把长电科技只看成一家“把芯片封起来、测一下”的传统 OSAT 企业，几乎等于用功能机时代的眼光去看智能手机产业链。 长电科技真正值得重看的地方，不是它还在做封测，而是封测这件事本身，已经变了。 它不再只是半导体制造链条的末端工序，不再只是把前道做好的芯片收个尾。 在 AI、

imec研究人员提出3D立体DRAM-on-GPU集成方案，将DRAM芯片垂直置于GPU上方并设冷却腔，替代传统2.5D HBM和直接堆叠HBM-on-GPU。

4月23日消息，这可不是简单的二次拼接，而是从零开始的晶圆级手搓。 海外科技博主Dr.Semiconductor（半导体博士）完成了全球第一次DIY壮举。他在自家后院棚屋改造的洁净室里，成功制备出内存存储单元阵列，实现了史上首次在家自制RAM内存的突破。他还通过视频，完整展示了家用环境下芯片制造的全流程半导体工艺。 当下AI产业爆发，引发了全球内存市场的持续动荡。三星、美光、SK海力士三大

3月31日至4月1日，由全球电子技术领域知名媒体集团Aspencore主办的2026国际集成电路展览会暨研讨会 (IIC Shanghai 2026) 在上海举办。在同期揭晓的2026中国IC设计成就奖评选中，芯原荣膺“年度AI ASIC设计领军企业”。 该荣誉是对芯原在AI ASIC芯片定制设计领域综合实力的认可，彰显了其在行业中的领先地位。芯原执行副总裁、定制芯片平台事业部总经理汪志伟代表公司

又一家千亿级半导体巨头登陆A股。 4月21日，盛合晶微半导体有限公司（股票代码：688820）正式在上交所科创板挂牌上市，发行价19.68元/股，首日开盘报99.72元，大涨406.71%，总市值约1522.63亿元，盘中一度冲破1800亿元。本次IPO募资总额约50亿元，是2026年以来A股市场募资金额最多的公司，也是今年科创板最大IPO。 全球第十大封测企业，营收复合增速全球第一 盛合晶微成

2026 年 5 月 14 日，爱达荷州博伊西市——美光科技公司（纳斯达克股票代码：MU）近日宣布，已向核心服务器生态系统合作伙伴送样 256GB DDR5 RDIMM 内存模块。该模块基于美光领先的1-gamma 制程打造，传输速率最高可达 9,200 MT/s，比当前量产的内存模块快 40% 以上。1 此款模块采用先进封装工艺，结合 3D 堆叠（3DS）与硅通孔（TSV）工艺，将多颗内存晶粒