微电子所在DRAM刻蚀工艺三维仿真方向取得重要进展
随着DRAM制程不断微缩，有源区鳍形结构的刻蚀形貌控制成为提升良率的关键瓶颈。产业界普遍观察到wiggling AA效应，即鳍状结构出现非均匀侧壁与弯曲畸变，严重降低电容效率与器件可靠性。然而，其物理根源长期不明，缺乏系统的表征与机理模型，导致刻蚀工艺难以精准调控。 针对上述挑战，中国科学院微电子研究所EDA中心陈睿研究员与先导中心李俊杰正高级工程师、闻静高级工程师、维也纳工业大学Lado Fil
半导体
1人已关注全面覆盖MCU、FPGA、DSP、运算放大器、ADC/DAC数据转换器、接口隔离及存储器等核心半导体元器件的内部架构剖析、关键电学参数对比与国产替代清单。 近期收录：《微电子所在DRAM刻蚀工艺三维仿真方向取得重》、《圣邦微电子推出3.2W低电磁干扰，带自动恢复》等共 743 篇专业内容。
半导体技术与资讯列表
圣邦微电子推出3.2W低电磁干扰，带自动恢复短路保护的D类音频功率放大器SGM2822T
圣邦微电子推出SGM2822T，一款3.2W低电磁干扰，带自动恢复短路保护的D类音频功率放大器。该器件可应用于手机、便携式导航设备、多媒体互联网设备和便携式扬声器。 宽压工作，输出“硬核” SGM2822T支持2.5V至5.5V的宽供电电压范围，无论是单节锂电池还是USB供电，都能轻松应对。在5V供电时，驱动4Ω负载输出功率可达3.2W（THD+N = 10%），驱动8Ω负载也能达到1.8W。即使
“无线低延时，一招制胜”——TL3228如何成为电竞外设的王牌之芯？
TL3228系列SoC 对于电竞鼠标、键盘、手柄等游戏外设，“低延时”是性能的重要标尺。泰凌TL3228 SoC正是为此而生！ 超低延时无线技术 内置泰凌自研的 Telink HDT 专有技术，结合支持高达6Mbps无线传输速率（2.4GHz专有模式），可将端到端延迟降至毫秒级，满足职业级电竞对“指哪打哪”的苛刻要求。 高效双核RISC-V 主频达192MHz的D25F核心确保高帧率回报
从缺陷检测到良品预测，英特尔如何在先进制造中大规模应用AI技术
英特尔的AI战略侧重于运营规模、生命周期管理以及全厂范围的部署。 AI已经融入半导体制造环节，在检测工具、统计过程控制和良率分析等方面提供支持。因此，AI在半导体行业并非从无到有的新生事物，但其角色正在发生变化。随着设备架构日益复杂、制程工艺窗口不断收窄，AI正逐渐成为支撑先进晶圆厂持续运行的核心基础设施的一部分。 在英特尔代工，这一转变在内部被描述为从孤立的分析转向该公司所称的“大规模应用智能”
半导体硅片包装与工装用具
本文介绍了半导体硅片包装与工装用具。 硅抛光片的洁净包装 硅抛光片的洁净包装作为半导体制造最后一道质量屏障，其技术体系已从基础防护向智能可控、绿色可持续方向深度演进。当前行业普遍采用的三层包装方案——包装盒、内层包装袋、外层复合膜袋——在洁净室分级环境下实现全流程污染防控，确保硅片开箱后可直接进入IC工艺线，无需二次清洗。 具体操作中，1级或10级洁净室完成硅片入盒与盒体密封：合格硅抛光片置入适配
Fab中的PIE工程师介绍
本文介绍了Fab中的PIE工程师。 PIE岗位定义与核心价值 工艺整合工程师（Process Integration Engineer，简称PIE）是半导体晶圆制造工厂中的关键角色。PIE并不直接设计芯片，也不单独操作某一类工艺设备，而是负责将光刻、刻蚀、薄膜沉积、离子注入、化学机械抛光等众多工艺步骤有效集成，确保不同工艺模块之间能够兼容并协同工作，从而保证最终芯片的性能、质量和良率。在芯片制造的
一文读懂现代GPU架构：从晶体管到AI算力的硬核拆解
现在我们用的GPU早就不是当年只用来画游戏画面的显卡了，从AI大模型训练到科学模拟，所有高算力需求的场景里，GPU都是绝对的核心。 今天我们就拿NVIDIA RTX 30系用的GA102芯片来举例，一层一层拆开讲清楚，现代GPU到底是怎么设计出这么恐怖的算力的。 1. GPU算力的增长有多夸张？ 先来直观感受一下GPU这三十年的进步： 1996年跑《超级马里奥64》的3D画面，只需要每秒1亿次计
华山A2000家族全新亮相，为物理AI时代构建算力底座
华山A2000家族全新阵容已发布，在端侧推理时代，以完整的算力矩阵和扎实的架构创新，成为物理AI时代的重要算力底座。 在近期举行的智能电动汽车高层发展论坛上，黑芝麻智能创始人兼CEO单记章正式发布了华山A2000家族的全新阵容。作为专为下一代AI模型设计的高算力芯片平台，A2000家族分别瞄准从座舱AI化到L4级Robotaxi的不同场景，覆盖了当前智能驾驶与物理AI对端侧推理算力的主要需求区间。
专家访谈：从云到边缘，再到物理世界：Microchip重构AI落地路径
过去两年，人工智能的叙事几乎被数据中心所主导。超大规模算力集群、千亿参数模型、以及不断攀升的功耗曲线，构成了这一轮AI浪潮的主舞台。 但在云端之外，另一条同样重要的技术路径正在逐渐清晰——AI正从集中式计算，走向分布式部署，从数据中心下沉到边缘设备，最终进入真实世界的各类物理系统之中。 AI不光是依赖云端的极致算力，同时也需要在本地完成低时延推理或者与云端进行分布协同。这已经成为了一个关于性能、功
芯片贴片前需要烘烤，为什么？具体有哪些注意事项？
最近遇到一个问题，公司有一批存放时间超期的IC物料，因为不想浪费想要用掉，需要给出是否能用的意见，风险有多大。 一般来说，这种情况可以直接让供应商给出意见，我们照着做就好。不过问题既然遇到了，并且当下网络资源这么发达，于是花了些时间，具体看了看超期物料如果要使用的话，到底需要怎么处理，有哪些注意事项，系统性做个总结。 芯片有保质期吗 第一个问题，存放好几年的芯片，为什么需要特别处理呢？是因为芯片有
为什么国产芯片，好多没有中文手册
经常有同学问：老师，手册里pull-up是什么意思？register在哪一页？通信协议、寄存器详解全是英文。开发的时候为了搞清一个状态标志位的含义，得逐词翻译、反复比对。为什么很多国产芯的说明书却常常没有中文版？今天就来聊聊这个话题。 一、为啥中文手册少 1. 国际惯例的惯性 芯片设计是个国际化的领域。从设计软件、核心IP到行业标准文档，英语长期是主导语言。很多国产芯片厂商起步阶段也是会借鉴或是基
传输线的损耗除了带来衰减之外，还带来了什么？
因为有限的电导率和有损耗的填充介质，传输线会有损耗。 传输线的分布参数模型如下图所示。 其中，R表示由于金属的有限电导率带来的损耗，而G则表示由于有耗电介质带来的损耗。 由上面的分布参数模型，可以得到传输线的电报方程，从而得到传输线上电压波的传输方式。 其中，上面的复传播常数 γ的等式可以做如下变换。 因此，由于有限电导率和电介质损耗，会使得电压在传输过程中，幅度发生衰减。 但是除了幅度会衰
封装载板制造特殊工艺——Via Post工艺
本文主要讲述Via Post工艺。 Via Post Coreless（无芯铜柱法工艺） Via Post 铜柱法无芯工艺，为越亚半导体（ACCESS）自研专利技术。作为国内早期布局IC封装载板量产的企业，越亚率先打破海外技术垄断，也是全球首批依托自主专利「铜柱增层法」，实现无芯IC封装载板规模化量产的厂商。 该工艺核心为越亚自主研发的干膜导通层控制技术，通过自孔底向上电镀成型铜柱导通孔，无需业界
给晶体管上紧发条：外延应力如何提升芯片性能
本文主要讲述外延应力如何提升芯片性能。 在追求更高性能的征途中，工程师们发现了一个免费午餐——应变硅技术。通过在特定区域引入晶格应力，可以显著提升载流子的迁移率，从而在不缩小尺寸的情况下提高晶体管的驱动电流。其中，选择性外延生长是施加应力的核心手段。那么，应力是如何从外延层“传递”到有源区（AA），又是如何改变晶体管电性的呢？ 应力从何而来：外延层的“原子尺码不匹配” 应力的源头，在于两种材料原
FPGA技术调研：FPGA在航天领域的应用
FPGA在航天领域的应用 01 引言 现场可编程门阵列 ( Field Programmable Gate Arrays，FPGA)是一种可编程使用的信号处理器件，用户可通过改变配置信息对其功能进行定义，以满足设计需求。与传统数字电路系统相比，FPGA具有可编程、高集成度、高速和高可靠性等优点，通过配置器件内部的逻辑功能和输入/输出端口，将原来电路板级的设计放在芯片中进行，提高了电路性能，降低了
![【喜讯】小华车规处理器XC38流片成功 [纯国产工艺 性能天花板]](/uploads/images/20260415/296/296-1.png)
【喜讯】小华车规处理器XC38流片成功 [纯国产工艺 性能天花板]
新年伊始，小华半导体汽车事业部迎来重大喜讯，匠心打造的XC38经过内部严格测试验证，正式宣布XC38流片成功。这一里程碑事件，表明小华半导体车规MCU开始进入中高端功能安全ASIL-D应用场景，且在国产成熟工艺上生产制造，实时算力和待机低功耗等多项参数处于国内领先地位，为行业客户带来更多更好的纯国产选择。 纯国产工艺 小华XC38基于国产车规工艺打造 随着众多国产MCU厂家的入局，供应链纷繁复杂。
华天科技，不再是传统封测厂
很多人对华天科技的印象，还停留在一句话：一家传统封测厂。 这句话过去没有错。但今天，已经越来越不够用了。 因为如果你还把华天科技只看成一家“做封装、做测试、吃周期”的公司，那你看到的，仍然是封测行业的旧叙事。 而华天科技这几年真正发生的变化，是它开始从一个典型的后道制造企业，向一个更复杂的先进封装平台型公司演进。 这不是修辞变化。这是产业位置变化。 2023 年，华天科技营收 112.98 亿元，
常见的封装失效现象
本文主要讲述常见的封装失效现象。 金线偏移 金线偏移是封装环节中最为常见的失效形式之一，IC元器件往往因金线偏移量超出合理范围，导致相邻金线相互接触，进而引发短路（Short Shot），严重时还会造成金线断裂形成断路，最终导致元器件出现功能性缺陷。引发金线偏移的具体原因主要有以下几类： （1）树脂流动产生的拖曳力。这是导致金线偏移失效的最主要诱因，在封装填充阶段，若树脂黏性过高、流动速度过快，会
