本次简单介绍芯片（IC）与封装载体（Substrate）与PCB之间最主流的几种互联方式。
正面（TOP面）连接：指芯片（IC）与封装载板（Substrate）之间的连接方式，位于整个载板的上层，是芯
中国科学院半导体研究所 订阅号
物穷其理 宏微交替
全部文章
-
-
IC芯片半导体工艺制造技术作为集成电路产业的核心支撑，其发展始终围绕高性能器件研发与工艺精度提升展开，形成涵盖硅片制备、氧化、光刻等关键环节的完整技术体系。 硅片制备 硅片制备作为工艺起点，以硅石与高 -
本文介绍了半导体硅片包装与工装用具。 硅抛光片的洁净包装 硅抛光片的洁净包装作为半导体制造最后一道质量屏障，其技术体系已从基础防护向智能可控、绿色可持续方向深度演进。当前行业普遍采用的三层包装方案—— -
本文介绍了Fab中的PIE工程师。 PIE岗位定义与核心价值 工艺整合工程师（Process Integration Engineer，简称PIE）是半导体晶圆制造工厂中的关键角色。PIE并不直接设计 -
现在我们用的GPU早就不是当年只用来画游戏画面的显卡了，从AI大模型训练到科学模拟，所有高算力需求的场景里，GPU都是绝对的核心。 今天我们就拿NVIDIA RTX 30系用的GA102芯片来举例，一 -
本文主要讲述Via Post工艺。 Via Post Coreless（无芯铜柱法工艺） Via Post 铜柱法无芯工艺，为越亚半导体（ACCESS）自研专利技术。作为国内早期布局IC封装载板量产的 -
本文主要讲述如何选到最优的载波组合。 应用背景 随着5G多频段部署的深入，5G越来越多的频段投入商用，特别是热点区域常采用多频覆盖。商用终端的CA能力参差不齐，如何让终端在复杂的商用网络中发挥自己最佳 -
本文主要讲述外延应力如何提升芯片性能。 在追求更高性能的征途中，工程师们发现了一个免费午餐——应变硅技术。通过在特定区域引入晶格应力，可以显著提升载流子的迁移率，从而在不缩小尺寸的情况下提高晶体管的驱 -
本文主要讲述芯片设计中的ESD防护设计介绍。 在集成电路（IC）的设计、制造、封装、测试及应用全流程中，静电放电（ESD）是最常见且破坏性极强的隐患之一。ESD放电时间虽仅为纳秒至微秒级，但瞬时峰值电 -
本文将了解如何用鉴相/鉴频器（PFD）替代普通鉴相器，以扩展锁相环（PLL）的捕获范围。 在学习锁相环（PLL）基础原理时，我们通常从鉴相器如何引导环路实现锁定开始讲起。但在实际应用中，许多 PLL -
本文主要讲述常见的封装失效现象。 金线偏移 金线偏移是封装环节中最为常见的失效形式之一，IC元器件往往因金线偏移量超出合理范围，导致相邻金线相互接触，进而引发短路（Short Shot），严重时还会造
-
本文介绍了电感耦合等离子体质谱仪的工作原理。 什么是ICP MS? ICP-MS（电感耦合等离子体质谱仪），全称为 Inductively Coupled Plasma Mass Spectrome -
本文介绍了GPU和LPU的区别与各自适用场景。 众所周知，AI芯片领域，英伟达GPU一家独大，但最近有个新选手跳出来叫板——LPU，专门做大语言模型处理（LLM）的新架构。 这玩意到底是黑科技还是炒概 -
本文介绍了薄膜沉积工艺中外延和化学气相沉积的区别。 在芯片制造的薄膜沉积工艺中，有两种技术常常被相提并论，却又有着本质的区别——外延和化学气相沉积。它们就像一对表兄弟，同属“气相生长”家族，但性格迥异 -
本文介绍了什么是微机电系统（MEMS）。 MEMS（Micro-Electro-Mechanical Systems），中文全称是微机电系统。 简单来说，它就是把传统的物理机械系统（比如齿轮、弹簧、 -
本文介绍了在前段、中段、后段中分别用到的量测技术。 一、前段（FEOL）量检测技术 前端制程（Front End of Line, FEOL）是集成电路制造中形成晶体管等核心有源器件的阶段。在这一纳米 -
本文介绍了多重曝光技术对良率的影响。 良率是决定先进制程芯片能不能卖、赚不赚钱的核心，从来不是制造端一个环节的事，从设计、光刻、架构到封装，全链路都是博弈。 摩尔定律走到下半场，拼的不是谁能做更小的晶 -
本文介绍了五种封装载板的关键材料。 在芯片封装载板的生产过程中，会用到多种关键基础材料。这些材料各自承担着不同作用，共同决定了载板的硬度、耐热性、绝缘性、导电能力以及线路加工精度等关键性能。为了让大家 -
本文介绍了芯片设计中的标准单元。 在数字芯片设计领域，标准单元（Standard Cell）是构成复杂芯片功能的基础构件。它是指经过预先设计、优化与验证，具备特定逻辑功能且可重复使用的标准化电路模块。 -
本文介绍了影响晶体管饱和电流的各项因素。 在芯片性能的比拼中，有一个参数几乎成了晶体管速度的代名词——饱和电流（IdSAT）。它衡量的是晶体管完全导通时，从漏极流向源极的最大电流。IdSAT越大，逻辑