ADI芯品推荐丨24位、1MSPS、μModule DAQ解决方案
设计低噪声、高稳定性的精密信号链，往往挑战重重。传统的分立器件方案，不仅要求团队吃透海量数据手册、精通各项复杂概念，还极度考验PCB布局功底。即便如此，器件堆叠带来的大面积、高功耗，以及后期耗时耗力的调试与校准，依然让人无比头疼。如何才能迅速摆脱这些不确定性的折磨，快速抓住市场机遇？ ADAQ7769-1是一款24位精密数据采集 (DAQ) μModule® 系统，它将信号调理、转换和处理模块封装
请输入搜索关键词
通俗理解常见 AI 相关术语
本文介绍了常见 AI 相关术语。 一、AI 基础概念 1.AI 人工智能 让机器像人一样完成理解、判断、生成、决策等任务。 2.机器学习 Machine Learning 让机器从数据中“总结规律”，而不是人手写所有规则。 3.深度学习 Deep Learning 机器学习的一种，像搭很多层“神经网络积木”，适合处理图像、语音、文本。 4.生成式 AI Generative AI 能生成文
天线的辐射、接收与辐射电阻
本文介绍了天线的辐射、接收与辐射电阻。 天线说白了就是一种转换结构。它把传输线里的导行波和自由空间里的空间波互相转换。发射时，电信号变成电磁波打出去；接收时，电磁波又变回电信号收进来。 不管天线长什么样，它的辐射原理都一样：电荷只要加速或减速，就会向外辐射电磁波。 辐射的强弱，正比于电荷量与加速度乘积的平方；辐射最强的方向，总是垂直于加速度的方向。对于交流信号，我们通常看电流；对于脉冲信号，则更关
芯片设计常提到的标准单元（Standard cell）是什么？如何影响整个芯片设计的走向与性能？
本文介绍了标准单元（Standard cell）对整个芯片设计的走向与性能的影响。 "标准单元是什么？常提到的标准单元高度6T, 9T, 12T 又代表什么？有什么区别？" 标准单元standard cell是ASIC设计流程中作为基本构建块使用的定义明确和预先表征pre-characterized的单元。所有这些cell的高度相等，可以轻松放入标准单元行row中，并节省了大量ASIC设计时间。
当存算一体开始谈论"通用"
8月，苏州亿铸智能科技有限公司宣布完成新一轮融资，涌铧投资、中科英智、树院基金、大米创投、新微资本等机构联合参投。至此，这家成立六年的芯片公司累计融资额突破10亿元。 如果这只是一条普通的融资新闻，大概不值得多费笔墨。但就在一个月前的WAIC 2026上，亿铸科技联合创始人、总裁徐芳在一场产业链论坛上抛出了一套"通用存算一体三大定律"——搬运代价定律、通用边界定律、异构终局定律。一家尚在从POC走
新国标两小时预警窗口如何满足？TI BQ79826Z-Q1 电芯级阻抗监测给出答案
简介 过去十年间，EV 行业飞速发展。这一转型需要取得重大的工程进展，以克服在续航里程、充电速度和电池可靠性方面的早期局限性。尽管怀疑论者仍将目光投向续航焦虑以及电池随时间推移可能出现的容量逐渐衰减，但诸多突破性进展已经解决了这些问题，包括： 通过电芯化学成分和制造工艺的进步，将电池能量密度从 100Wh/kg 提升到 300Wh/kg。 改进的充电基础设施可实现更快的充电速度，将充电时间
通俗理解PCB 相关常见术语
本文介绍了PCB 相关常见术语。 你可以把 PCB 理解成：电子产品里的“城市道路板”——芯片、电阻、电容等元件像城市里的楼房，PCB 上的铜线像道路，负责把电和信号送到正确位置。 一、PCB 基础概念 1.PCB 印制电路板 电子元件安装和互相连接的板子，像电子产品里的“城市道路系统”。 2.PCBA 电路板组装件 PCB 上已经焊好芯片、电阻、电容等元件后的成品，像“道路建好后，楼房也盖好了”
SRAM 微缩——从 FinFET 瓶颈到 CFET 垂直堆叠
本文介绍了SRAM 微缩。 过去，SRAM bitcell 的密度提升主要依赖于光刻技术的迭代，即通过持续缩小 contacted poly pitch（CPP）与 metal pitch（MP）来压缩单元面积。 然而，随着工艺节点推进至纳米尺度，短沟道效应、工艺波动及寄生参数等非理想因素显著加剧，单纯依靠几何微缩的成本与复杂度陡增。 在摩尔定律逼近物理极限并遭遇能效墙（power wall）的双
3D NAND的基本原理与优势介绍
本文介绍了3D NAND的基本原理与优势。 DRAM属于易失性存储器——断电后数据即丢失。而闪存（flash memory）属于非易失性存储器（non-volatile memory，NVM），断电后仍能保持数据，因此广泛应用于U盘、存储卡和固态硬盘等产品中。 闪存单元的基本结构 闪存单元的结构与n沟道MOSFET类似，同样具有p阱和n型源漏，核心区别在于其栅极部分——闪存单元包含一个浮栅（flo
怎么区分高速信号与低速信号？
一、低频信号也可能是高速信号 "高速"指的是边沿速度快（上升时间短），而不是时钟频率高。一个 1 MHz 的信号，如果上升沿只有 0.5 ns，其临界走线长度仅约 1.25 cm（约 0.5 inch）——短走线也必须做阻抗匹配。 参考：Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black
UWB、NTAG互联标签与NFC无线充电：三大前沿无线技术，开创物联网应用新体验！
随着物联网应用的发展，无线技术也在快速迭代，赋能新一代应用，为用户带来高效、安全、便捷的新体验。 本期空中课堂，将围绕恩智浦的UWB、NTAG互联标签以及NFC无线充电技术展开，深入探讨这三大前沿无线充电技术及其创新的解决方案： UWB技术：系统介绍UWB超宽带技术在高精度定位与感知中的关键技术原理，同时全面解析恩智浦UWB产品组合，并结合典型应用场景，展示恩智浦UWB解决方案如何凭借厘米级的定位
HKMG高k值栅极堆叠的秘密：两种晶体管共用工艺，却有不同选择
本文介绍了算力互联迈入光时代，磷化铟的价值与发展。 随着全球AI基础设施持续扩容，算力集群内部的数据交互规模随之持续攀升，传统铜缆互联在带宽上限、传输功耗与信号衰减层面的物理约束不断凸显。传统铜缆电互连在应对800G及更高数据传输速率时已逼近其物理极限，英伟达创始人黄仁勋在今年3月的GPU技术大会上明确指出，当芯片间通信速率提升至1.8TB/s，铜线传输距离急剧缩短，已触及性能边界。 数据中心由铜
光刻中的多重曝光与多重图形技术介绍
本文介绍了光刻中的多重曝光与多重图形技术。 技术背景与定义 多重曝光技术是将集成电路设计版图上的图形分配到多个掩模版上，依次进行光刻制造，从而实现特征尺寸更小的图案。其核心思路在于：在不改变现有光刻基础设施的前提下，通过特殊的图形曝光技术来提高光刻的分辨率。具体而言，该技术将设计版图拆分为多个子版图，使每一个子版图的最小尺寸周期均符合单次光刻的极限分辨率要求。这些子版图分别制作成掩模版后进行多次曝
MEMS器件切割道如何设计？
本文介绍了MEMS器件切割道如何设计。 切割道（Scribe Line）是指晶圆上分隔各个管芯（Die）的狭窄通道，是连接前道制造与后道封装的关键过渡区域。在MEMS设计中，其作用远超IC中单纯的划片分割功能：它不仅是晶圆分离的预定路径，更是集成了对准标记、工艺监控图形、电学测试焊盘以及牺牲层释放孔的复合功能区。特别是对于MEMS特有的体硅刻蚀与晶圆键合工艺，切割道内的监控图形直接关系到刻蚀深度的
看不见的失效源：集成电路粘片可靠性问题与解决路径
本文介绍了集成电路粘片可靠性问题与解决路径。 失效模式分析与导热胶失效机理 在集成电路封装过程中，粘片工艺承担着芯片固定、热量传递以及电气连接的任务，作为芯片与封装基体之间的关键连接环节之一，粘片质量直接影响着器件的长期可靠性，然而，粘片过程涉及材料界面、热机械应力、固化反应以及后续封装环境等多方面的因素，任何一个环节控制不好，都有可能会造成器件性能下降甚至失效。 为了提前发现这些潜在的风险，工程