芯片中的二进制：晶体管如何表达0和1
本文主要介绍了晶体管如何表达0和1。 你手中的手机、电脑，乃至一切数字设备，本质上都只认识两个数字：0和1。这个由“开”与“关”组成的二进制世界，是如何在指甲盖大小的芯片里被创造出来的？答案就藏在两个最基础的晶体管——NMOS和PMOS——以及它们巧妙的连接
专栏文章列表（246）
芯片设计中的版图效应
本文介绍了芯片设计中的版图效应。 为了降低成本和提高性能，芯片尺寸一直在不断缩小。密度的增加是通过推动器件尺寸和缩小图案尺寸来实现的。随着CMOS缩放扩展到28nm技术，晶体管不再以其宽度和长度来充分表征，而是进一步取决于其他版图几何参数和周围的邻域。因此，布
刻蚀形貌由什么决定的？
本文主要介绍了刻蚀形貌由什么决定的。 在芯片制造的纳米雕刻中，刻蚀工艺不仅仅是“挖掉”不需要的材料，更要挖出特定形状的轮廓。这些轮廓——是笔直的矩形，还是上宽下窄的正梯形，或是上窄下宽的倒梯形——直接决定了后续金属填充的质量、晶体管的性能，甚至整个芯片的良率。
单晶硅湿法刻蚀用什么做掩膜？
本文主要介绍单晶硅湿法刻蚀用什么做掩膜。 在单晶硅的湿法刻蚀中，选择何种材料作为掩膜（Mask），严格取决于所使用的刻蚀液的化学成分以及刻蚀的深度与时间。 产线中最常用的掩膜材料分为硬掩膜（Hard Mask）和金属掩膜，具体分类和应用条件如下： 1. 氮化
硅片上的减法、除法与加法：解密体微机械、各向异性刻蚀与表面微机械的工艺图谱
本文将介绍体微机械、各向异性刻蚀与表面微机械的工艺图谱。 体微机械工艺 体微机械工艺作为MEMS制造中历史最为悠久的微机械工艺类型，其核心在于通过选择性刻蚀去除部分衬底以形成所需微结构，该工艺深度融合了传统微电子工艺与高度专业化的微机械加工能力。在湿法化学体微
低功耗CMOS设计：从电池技术迭代到工艺微缩的能效革命
本文将介绍CMOS功耗优化领域。 CMOS设计 低功耗CMOS集成电路设计作为半导体领域的核心研究方向，其发展脉络与行业需求紧密交织，自20世纪70年代CMOS技术初步应用以来，历经半个世纪的演进，已从早期的特定场景应用拓展为全行业普适性设计理念。 20世纪8
DTCO与STCO都是什么？
本文将详细介绍DTCO（设计-工艺协同优化）与STCO（系统-工艺协同优化）。 随着半导体工艺制程不断向3nm及以下演进，一个越来越清晰的趋势是：单纯依靠缩小晶体管尺寸来提升性能的传统路径，已不再像过去那样有效。在这一背景下，DTCO（设计-工艺协同优化）与S
半导体中介电薄膜（SiO₂和 Si₃N₄）的生长（二）
二氧化硅（SiO₂）和氮化硅（Si₃N₄）是最常用的两种介电材料, 本文将详细介绍氮化硅在不同温度区间的沉积方法。 介电材料作为绝缘层与光学薄膜，在半导体微芯片制造领域应用广泛。其中二氧化硅（SiO₂）和氮化硅（Si₃N₄）是最常用的两种介电材料，Si-SiO
一文读懂微芯片的制造方法
微芯片作为半导体产业的核心支柱, 本文将详细介绍微芯片的制造方法。 微芯片的制造方法 微芯片制造作为半导体产业的核心支柱，其工艺复杂性与技术精密性持续突破物理极限，正朝着3纳米以下制程、三维集成与绿色制造方向加速演进。 硅作为基础材料，凭借其独特的半导体特性—
激光直写光刻技术介绍
本文将详细介绍激光直写光刻技术。 激光直写光刻技术是一种利用曝光强度可控的激光束对光刻胶进行曝光，经显影后获得期望形貌三维微结构的无掩模光刻技术。该技术通过计算机对激光的曝光位置与强度进行数字化控制，实现对光刻胶的变剂量曝光，因此具有很高的制造灵活性。 与传统
一文读懂KGD：半导体未封装芯片的筛选、测试与金属化连接技术
随着多芯片模块（MCM）复杂度的提升，已知好芯片（KGD）技术成为保障成品率的核心。单芯片合格率的微小差距将对模组良率产生指数级影响。本文深度解析KGD筛选的四大路径，对比压力接触与金属化连接等测试技术，并前瞻AI与3D封装驱动下的协同创新。 在半导体封装领域
从平面到立体：晶体管工艺节点的“缩微”之旅
芯片上的“2纳米”真的是指物理尺寸吗？从平面到FinFET，再到如今最前沿的GAA，制程节点已从实测刻度演变为性能勋章。本文带你拆解晶体管如何从二维“躺平”到三维“站立”，揭秘先进制程命名背后那些看不见的物理跨越与等效逻辑。 在芯片技术的宣传中，我们常常听到“
一文彻底看懂AI-RAN
最近这两年，网上关于AI-RAN的讨论很多。 有人认为，AI-RAN是大势所向，代表了通信架构的未来演进方向。 也有人认为，AI-RAN就是一个噱头，是某些厂商的一厢情愿，肯定不会成功。 那么，到底什么是AI-RAN？它背后的技术逻辑是什么？它究竟会不会颠覆整
什么是高阻硅？
5G与硅光时代，高频损耗成为芯片设计的巨大挑战。高阻硅凭借极高的电阻率，成为阻断衬底损耗、消除寄生串扰的关键利器。本文带你深度解析HR-Si的技术内核，揭秘这一高性能射频前端与微波器件背后的“能量锁” 高阻硅（High-Resistivity Silicon，
压电驱动器设计中 AB 类输出级的性能评估
压电作动器广泛应用于各类定位系统中。这类作动器依托逆压电效应工作，这是一种物理换能机制：压电材料在接收电荷作用时会产生机械作用力。 但我们无法将运动控制器直接与压电作动器相连，必须搭配压电放大器。压电放大器也常被称作压电驱动器，是整套压电控制系统的核心关键部件
算力不是瓶颈？AI加速器的真正命门在这里
当AI加速器陷入“算力过剩、数据饥渴”的怪圈，决定性能上限的早已不是计算核心的数量，而是内存带宽与互联架构。本文带你跳出“堆算力”的误区，重新审视AI硬件的真正战场。 现在跑大模型，大家都在喊算力不够，要堆更多核心。 但现在AI加速器的性能瓶颈，早就不是计算单
湿法刻蚀的侧蚀能够完全消除吗？
湿法腐蚀的侧蚀能“根治”吗？结论是：常规湿法侧蚀本质难除，但特定工艺下可控。若追求零侧蚀，则必须转向干法刻蚀。 一个干脆的结论：在绝大多数常规工艺中，湿法腐蚀的侧蚀（Undercut）无法完全消除，只能尽可能去控制和补偿。如果工艺要求绝对的“零侧蚀”（即完美的
AI数字孪生如何加速量子纠错
当量子纠错迈入“百比特”仿真时代，如何利用AI与高性能计算跨越理论鸿沟，为容错量子计算的最终落地按下“加速键”？ 谈及商用、具备容错能力的量子计算未来，量子纠错这一棘手难题始终是首要攻关目标。作为量子计算基石的量子比特（qubit）脆弱且易受干扰，极易发生退相
载带芯片的制造工艺及装连
从传统到阵列，从ILB到OLB，载带焊如何在高密度互连的浪潮中突破性能与成本的“双刃”挑战，引领芯片封装技术的未来？本文为您深度解析。 载带芯片制造工艺及装连技术作为半导体封装领域的关键分支，其核心在于通过载带焊实现芯片与基板的高密度电气互连。 传统式载带焊
High-NA EUV介绍
作为当前极紫外光刻技术的下一代演进，高数值孔径极紫外光刻（High-NA EUV）正从研发走向量产准备。它并非现有0.33 NA EUV的简单升级，而是通过将数值孔径提升至0.55，为2纳米以下逻辑节点和先进DRAM的关键层图形开辟新的工艺窗口。 技术原理与核