睿擎平台 FPGA 高速通信：DSMC 总线读写实战

在工业控制和数据采集场景中，处理器与 FPGA 之间的高速数据交换是一个常见需求。传统方案通常采用 SPI（速度受限，一般 < 10Mbps）或 PCIE（带宽高但引脚多、设计复杂）。有没有一种方案，既能达到 几十 MB/s 的带宽，又只需要少量引脚，设计简单？

今天分享一个基于 睿擎派 RC3506 的方案——利用 RK3506 芯片内置的 DSMC（Double Data Rate Serial Memory Controller） 总线，与 PGL22GB FPGA 实现 高速通信，完整演示从硬件连接到代码验证的全流程。

一、DSMC 是什么？

DSMC（Double Data Rate Serial Memory Controller）是瑞芯微 SoC 内部的一种高速存储与本地总线控制器，支持通过 DDR（双倍数据速率）方式与外部 PSRAM 或 LocalBus 设备（如 FPGA）进行数据通信。

DSMC 核心特性

二、硬件准备

连接方式

RC-PI-3506 开发板与 FPGA 扩展板通过 DSMC 接口连接：

睿擎派 RC3506 与 PGL22GB FPGA 扩展板连接示意

睿擎派 RC3506 开发板

三、DSMC 读写原理

3.1 内存映射

DSMC 将外部设备映射到处理器的物理地址空间，软件可以通过直接读写内存地址的方式访问 FPGA：

处理器地址空间

3.2 读写流程

写入流程：

1. 处理器执行 writel(data, 0xC0000000 + offset)

读取流程：

1. 处理器执行 readl(0xC0000000 + offset)

3.3 关键约束

4字节对齐访问：RK3506 的 DSMC 读写必须 4 字节对齐，即地址必须是 4 的倍数

默认频率 12MHz：可在设备树中修改，但需确保 FPGA 侧时序匹配

8 位宽模式：当前示例使用 8 线传输，可配置为 16 线提升带宽

四、代码实战

4.1 示例代码结构

完整示例代码位于 SDK 的 02_peripheral_dsmc 目录，核心逻辑如下：

staticinttest_dsmc_read_write(void)

4.2 关键代码解析

① 基地址定义

uintptr_t BASE_ADDR = 0xC0000000;  // DSMC CS0 区域

DSMC 的 CS0 片选对应的物理地址是 0xC0000000，软件直接读写该地址即可访问 FPGA。

② 4 字节对齐访问

writel(write_buf[i], BASE_ADDR + i * 4);  // 每次写入 4 字节

RK3506 的 DSMC 控制器要求访问地址 4 字节对齐，因此使用 writel/readl 函数，偏移量每次增加 4。

③ 性能测量

t_start = rt_hw_global_timer_get();  // 获取硬件定时器计数值

通过硬件定时器精确测量读写耗时，计算出实际带宽。

五、运行结果

将示例工程编译下载到睿擎派 RC3506，在串口终端执行：

msh />test_dsmc_read_write

输出结果：

==== DSMC TEST PASS ====

结果解读：

| 指标 | 写入 | 读取 | | 数据量 | 16KB | 16KB | | 耗时 | 3.07 ms | 10.00 ms | | 带宽 | 5.09 MB/s | 1.56 MB/s | | 校验结果 | ✅ 全部通过 | ✅ 全部通过 |

写入带宽达到5MB/s，读取带宽 1.5MB/s，通过调整demo的时序和位宽，以及dma的加持，带宽可以达到200MB/s。

六、FPGA 工程说明

6.1 FPGA 实现的功能

FPGA 侧实现了一个 LocalBus Server，功能如下：

• 接收 DSMC 发来的写请求，将数据存入 16KB 内部 RAM

• 响应 DSMC 的读请求，从 RAM 中读出数据返回

• 提供状态 LED 指示通信活动

6.2 FPGA 工程迁移

如果需要将 FPGA 工程迁移到不同版本的 IDE，步骤如下：

1. 在目标 IDE 上创建 PGL22GB-6MBG324 工程

2. 添加源文件：dsmc.fdc、dsmc_port.v、led.v

3. 配置 RAM 和 PLL IP 核

RAM IP 核配置：

PGL22GB RAM IP 核配置：16KB 容量，32 位数据宽度

PLL IP 核配置：

PGL22GB PLL IP 核配置：生成 DSMC 所需时钟

七、设备树配置

DSMC 的引脚复用和时钟频率在设备树中配置：

&dsmc {

注意事项：

• 修改 clock-frequency 后，需同步修改 FPGA 侧 PLL 配置

• 引脚复用配置需与硬件原理图对应

• 当前示例使用 CS0，如需使用其他片选需修改设备树

八、工程实现说明

• 当前 DSMC 为 8 位宽模式，开启 DSMC 的 CS0 的 FIFO region

• 默认频率为 12MHz，在示例工程的 board.dts 中可修改

• 除 DSMC 的引脚复用与时钟，其他配置暂时不支持修改

• DSMC 的 DMA 以及中断暂时不支持开启

九、应用场景

DSMC 与 FPGA 高速通信的典型应用场景：

| 场景 | 说明 | | 高速 ADC 采集 | FPGA 采集高速 ADC 数据，通过 DSMC 传输给处理器 | | 电机控制 | FPGA 实现多路 PWM 和编码器接口，处理器下发控制参数 | | 视频预处理 | FPGA 做 ISP 前处理，通过 DSMC 传输给处理器编码 | | 协险品检测 | FPGA 实现多传感器并行采集，处理器做 AI 推理 |

十、总结

这篇文章完整演示了睿擎派 RC3506 通过 DSMC 总线与 FPGA 实现高速通信：

✅ 理解 DSMC 的工作原理和内存映射机制

✅ 掌握 DSMC 与 FPGA 的硬件连接方式

✅ 学会使用 writel/readl 直接读写 DSMC 地址空间

✅ 完成 16KB 数据的读写测试和校验

✅ 了解 FPGA 工程的配置和迁移方法

DSMC 为处理器与 FPGA 之间提供了一种带宽适中、设计简单、引脚可控的高速通信方案，非常适合工业控制和数据采集场景。

相关文档：

• 睿擎平台开发文档

• RuiChing Studio 下载

示例工程：

• SDK 新建示例工程：02_peripheral_dsmc

📦配套资料包申请