论文解读
该研究面向人工智能数据中心的多Tb/s光互连需求，提出一种硅光子晶体波导慢光调制器。与传统硅马赫-曾德尔调制器相比，它利用内置电光均衡器克服了带宽与效率之间的折衷，在每通道200 Gb/s速率下降低了对高摆幅驱动器和数字信号处理（DSP）的依赖，有助于实现高速、节能且紧凑的光收发器。
日本东京科学大学、横滨国立大学、AIST和光子学电子技术研究协会（PETRA）的研究人员发表了一篇技术论文，题为《内置电光均衡器实现降低DSP的200G/λ低电压慢光硅调制器》。
摘要摘录：
“面向人工智能数据中心的多Tb/s光互连需要高速、节能且紧凑的收发器。然而，传统硅马赫-曾德尔调制器受到低调制效率和通常达数毫米的大物理尺寸的根本限制，需要高摆幅驱动器和功率密集型数字信号处理才能实现每通道超过100 Gb/s的数据速率。本文展示了一种硅光子晶体波导慢光调制器，通过内置电光均衡器克服了带宽与效率的折衷。”
技术论文见：https://www.nature.com/articles/s41467-026-78128-1。2026年10月。
Kawahara, K., Tsuchizawa, T., Yamamoto, N. 等，《内置电光均衡器实现降低DSP的200G/λ低电压慢光硅调制器》，《自然通讯》第17卷，文章编号10446（2026年）。https://doi.org/10.1038/s41467-026-78128-1。
面向人工智能数据中心的多Tb/s光互连需要高速、高能效且紧凑的收发器。然而，传统硅马赫-曾德尔调制器受限于低调制效率和通常达数毫米的较大物理尺寸，需要高摆幅驱动器和功耗较高的数字信号处理，才能实现每通道超过100 Gb/s的数据速率。我们展示了一种硅光子晶体波导慢光调制器，通过内置电光均衡器克服了带宽与效率之间的权衡。通过将光学延迟线和交叉结构单片集成在分段慢光移相器中，我们构建了片上前馈响应，将3 dB带宽进一步扩展。所制备的调制器器件长度仅为320 µm，在功耗为26 fJ/bit的条件下实现了140 Gb/s的开关键控操作，所用驱动电压与基于鳍式场效应晶体管的互补金属氧化物半导体工艺兼容。此外，四电平脉冲幅度调制在未使用数字信号处理时达到180 Gb/s，在采用低复杂度11抽头数字均衡器时达到200 Gb/s。通过减少对高功耗电子器件的依赖，该策略为未来面向能耗受限交换系统的密集多Tb/s共封装光学器件提供了一条潜在路径。
其他用户正在查看的类似内容
一种集成CMOS-硅光子发射器，具有112吉波特传输速率和每比特皮焦级能效 文章 开放获取 2023年10月23日
一种在CMOS兼容代工厂中制造的超紧凑大带宽硅调制器 文章 开放获取 2025年12月18日
具有III-V族SIS结构的耦合谐振器光波导马赫-曾德尔调制器的性能比较 文章 开放获取 2026年3月31日
探索相关主题
发现相关主题的最新文章和新闻。
电气与电子工程。光学与光子学。慢光。高性能计算系统的光互连。
引言
向面向AI时代的多Tb/s数据中心互连过渡需要大规模收发器并行，使硅（Si）光子学成为主要候选方案1,2,3。尽管硅马赫-曾德尔调制器已在商业上普及，但在提升工作速度的同时将功耗和占位面积最小化仍然是一项挑战4,5。这一困难源于载流子耗尽型p-n掺杂移相器的低调制效率，其VπL通常为2–5 V·cm，需要毫米级电极和高驱动电压6,7,8。这些长电极会带来严重的RF传播损耗，再加上RC时间常数和电光（EO）相位失配，使带宽限制在<50 GHz。为弥补这些限制，最先进的收发器依赖独立的高摆幅驱动器9,10,11,12,13以及具有近100抽头均衡器的复杂数字信号处理（DSP）14,15,16,17,18,19,20。由于这些组件消耗瓦级功耗21,22,23,24，主要挑战在于实现200 Gb/s/λ，同时尽量减少对此类电子器件的依赖。
慢光移相器通过增强光与物质的相互作用来应对这些效率限制25,26。光子晶体波导(PCW)具有较高的群折射率(ng>20)，可将半波电压长度积和器件长度分别降至约0.1 V·cm和100 μm27,28,29。这实现了与互补金属氧化物半导体(CMOS)兼容的低电压工作，仅调制器本身的能耗低于59 fJ/bit30，即使搭配共封装驱动器，能耗也仅为0.78 pJ/bit31。在这种短移相器中，射频传输损耗受到抑制，工作速度主要由电光相位匹配和RC时间常数决定32。然而，以往的研究表明，尽管电光相位匹配电极扩展了带宽，RC时间常数仍然是瓶颈，将3dB带宽限制在小于40 GHz，数据速率限制在64 Gb/s开关键控30,31,32,33。与此同时，基于光栅的慢光调制器已展示出超过100 GHz的宽带宽以及200 Gbaud四电平脉冲幅度调制(PAM4)工作34,35。不过，其较低的群折射率导致半波电压长度积相对较高，为0.82 V·cm，半波电压达几十伏，因此需要大功率的独立驱动器。此外，高速工作在很大程度上依赖计算密集型的基于神经网络的数字信号处理(DSP)均衡，若没有这种均衡，即使在峰峰值电压Vpp=5 V的条件下，性能也仅限112 Gb/s开关键控。因此，尚未实现同时具备低电压驱动和高速工作且不依赖DSP的硅慢光调制器。
内置电光（EO）均衡器通过在行波调制器中使用信号延迟来实现有限脉冲响应（FIR）滤波器，从而实现无需 DSP 的独立带宽扩展[36,37]。采用电光均衡器的硅马赫-曾德尔调制器已实现无需 DSP 的 >100 Gb/s OOK[38]。然而，在电光均衡过程中保持调制深度需要增加移相器长度或驱动电压，导致毫米级尺寸和 5 V 驱动电压。此外，这些长 p-n 负载电极中频率相关的射频损耗会使均衡器响应失真，并阻碍 PAM4 工作。具有电光均衡器的薄膜铌酸锂调制器支持 200 Gbaud 多电平调制，但其厘米级移相器对大规模并行构成障碍[39,40]。相比之下，将电光均衡器应用于慢光调制器从根本上超越了传统的带宽-效率权衡，因为其高调制效率消除了尺寸和电压限制，并确保多电平调制的理想均衡器特性。
本文提出一种硅 PCW 调制器，集成内置电光均衡器以突破带宽限制，同时保留慢光效应优势，如图 1 所示。该均衡器通过高通响应补偿固有滚降，以扩展 f3dB。我们展示了一种具有紧凑器件长度的硅调制器，同时将均衡后的电光带宽扩展到 200 Gb/s PAM4 所需的奈奎斯特带宽以上。在使用针对响应平坦度优化的器件进行的调制实验中，我们使用与 FinFET CMOS 兼容的低电压驱动实现了 140 Gb/s OOK，并在不进行 DSP 均衡的情况下实现了 180 Gb/s PAM4。通过增加低复杂度 11 抽头 DSP，我们进一步实现了 200 Gb/s PAM4 工作。从调制器设计角度看，我们的方案为未来多 Tb/s 共封装光学中减少对功耗较高的 DSP 和驱动器的依赖提供了一条途径。
图 1：减少 DSP 的慢光收发器概念。
结果
电光均衡器概念
a 比较了传统收发机架构与所提出架构，该架构面向低电压 200 Gb/s/通道工作，并尽量降低数字信号处理需求。b 展示了集成电光均衡器的慢光马赫-曾德尔调制器示意图。c 说明了通过电光均衡器实现带宽增强的原理：通过用均衡器的高通响应补偿器件固有的低通响应，使总电光响应平坦化，从而使 3-dB 带宽超过奈奎斯特带宽。
内置电光均衡器采用分段硅光子晶体波导调制器，其框图如图2a所示。移相器被分为 N 段，段间插入共面传输线。在最后一段之前还插入了光延迟线和光交叉结构，用于塑造频率响应。每一段使电信号延迟 TE，使慢光延迟 TS。延迟线部分通过硅线波导施加 TD，光交叉结构使调制反转。在预期工作条件 TE = TS 且 Δφn = Δφ（n = 1, …, N）下，归一化冲激响应可写为（N−1）个冲激减去一个延迟 TD 的冲激（式(1)）。
图2：电光均衡器的设计与优化。a 均衡器框图。b 均衡器冲激响应及其 sinc 插值（黑色实线）。c 不同段数 N 下的均衡器响应，显示峰值强度调谐，增益超过 9 dB。d 不同 N 值下归一化电光增益与未均衡响应的比较。e 不同抽头延迟 TD 下均衡器的频率响应，展示峰值频率调谐。f N = 4 时不同 TD 值下的归一化电光增益，确定 6.8 ps 为在保持响应平坦的同时最大化带宽的优化值。
除最后一段外，所有段都被延迟 TD，使它们的相移同相到达；而来自最后一段的反向调制未延迟，因此相对于其他段更早出现。这种结构实现了一个双抽头前馈均衡器（FFE），在 t = 0 处主抽头幅度为 (N − 1)，在 t = −TD 处均衡抽头幅度为 −1，因此脉冲整形无需依赖传统电子 DSP。图2b展示了 N = 4 时的冲激响应以及与升余弦符号脉冲卷积得到的相应连续时间波形。均衡器的频率响应由式（1）的傅里叶变换得到，可概括为主抽头 (N − 1) 与一个延迟项的组合（式(2)）。
两个参数 N 和 TD 分别独立设定均衡强度和峰值频率。图2c显示了不同 N 下计算得到的均衡器增益。减小 N 会提高峰值增益，N = 3 时可提供超过 9 dB 的高频均衡。图2d中相应的电光增益显示，在没有均衡器时带宽为 35 GHz，在 N = 5、4、3 时分别提高至 61 GHz、81 GHz 和 >100 GHz。峰值频率由主抽头与均衡抽头之间的相对相位 ωTD 决定，如图2e所示。随着 TD 增加，相同相位差出现在更低的 ω 处，增益峰值移至更低频率。较小的 TD 将均衡器峰值置于过高频率，滚降欠补偿。相反，较大的 TD 将峰值移向更低频率，导致过补偿并产生过冲峰值。对于 N = 4，TD = 6.8 ps 可获得最平坦的电光响应，表明均衡器峰值有效补偿了调制器固有的带宽限制。这些设计原理自然延伸到多抽头结构，额外的交叉和延迟线可将均衡器扩展到任意抽头数，并提高设计灵活性。
调制器实现
来源: 海外媒体
查阅全部原文，请访问：https://doi.org/10.1038/s41467-026-78128-1
登录后即可参与讨论
立即登录