嵌入式开发

0人已关注

纳米网嵌入式开发频道 — 提供嵌入式开发领域最新资讯、技术文章和行业动态。

推荐 最新
嵌入式开发技术
瑞芯微SoC平台DDR适配提速!(第十七期:RV1106B、RV1106、RK3506B/J、RK3308B/J/K/M)

瑞芯微SoC平台DDR适配提速!(第十七期:RV1106B、RV1106、RK3506B/J、RK3308B/J/K/M)

全球存储市场结构性调整持续演进,DDR颗粒短缺的局面依然严峻。此前,瑞芯微已发布多期公众号文章介绍了RK3588、RK3576、RK3566、RV1126B等多款SoC平台的DDR支持能力,释放多套差异化设计模板、适配参考及验证指南。 入门级AIoT市场对成本极度敏感、同时对场景适配的灵活性要求极高。因此弹性的内存配置方案尤为关键。在此背景下,瑞芯微紧扣客户在成本、性能与供应链韧性的差异化诉求,延

Tech Talk热点Q&A汇总 | 「小龙虾 on Arm」一键部署工具JishuShell

Q1 为什么推荐在独立Arm设备上跑龙虾,而不是直接跑在PC/笔记本或云主机? A PC/笔记本存在工作生活数据干扰、Windows环境复杂需保持不休眠、长期运行功耗100W+电费高、设备数千元占用主力生产力等问题,云主机/VPS则有数据上云的隐私泄漏风险、违背“本地AI”原则、网络延迟与IP风控、持续订阅成本高等弊端。独立Arm设备插电即用、7×24静默运行、设备500元起、整机功耗仅约5W、所

讯飞云TTS与火山引擎豆包语音TTS实测对比,两者差距居然这么大!

讯飞云TTS与火山引擎豆包语音TTS实测对比,两者差距居然这么大!

做嵌入式智能设备、离线语音音箱、单片机交互项目的朋友,大概率都绕不开语音合成 TTS。之前做一个 AI 语音对话机器人时候,使用的是讯飞云 TTS 模型,感觉非常慢,于是换到了火山引擎豆包语音模型上,快了不少,今天突发奇想没对比一下两个模型,拿 ESP32+MicroPython 搭建了完全一致的 WiFi 网络环境,整理40 条真实业务语料,覆盖日常聊天、新闻播报、客服话术、技术专业语句,一次性

实战 | 睿擎平台 zlib: 嵌入式数据压缩方案,从移植到应用一文打通

实战 | 睿擎平台 zlib: 嵌入式数据压缩方案,从移植到应用一文打通

在嵌入式开发中,存储空间和网络带宽一直是稀缺资源:数据库文件太大存不下、传感器数据量大传不动、固件升级包占用过多 Flash......传统方案要么忍着不上压缩,要么引入复杂的自研压缩逻辑,踩坑多、维护难。 今天分享一个基于睿擎派 RC3506 的完整 zlib 方案——从源码移植到应用实战,提供两种压缩方式,手把手带你搞定嵌入式数据压缩。 为什么选 zlib? zlib 是全世界部署最广泛的压缩

这个类墨水屏摆件,能续航2个月?咋做到的?

这个类墨水屏摆件,能续航2个月?咋做到的?

工程名称:ESP32C3_4.2寸鱼鹰全反射类墨水屏 工程作者:沙发下的土豆 小伙手搓了一个4.2寸全反射**类墨水屏** 它能干啥? 远程控制电脑开机:两个按键控制开机/复位 时间显示 抖音粉丝数显示:http获取 温湿度显示:每分钟采集一次 电量显示 学习打卡/番茄钟 支持低功耗,续航高达2个月:系统在光照低于设置阈值时,会进行deepsleep模式,adc采集停止,恢复光照时会唤醒进入li

43年前失败的Apple Lisa,居然被FPGA复活了

43年前失败的Apple Lisa,居然被FPGA复活了

最近,硬件玩家 Alex Anderson-McLeod 用一块 FPGA,成功“重制”了 1983 年的 Apple Lisa —— 也就是苹果第一台真正意义上的 GUI 图形界面电脑。 很多人以为 Macintosh 才是苹果 GUI 的起点,其实 Lisa 才是真祖。 只是当年它卖到 9995 美元,放到今天相当于 3 万多美元,最终因为价格太离谱、软件生态太少而失败。 但有意思的是:

内存占用下降 99%,乐鑫 EAF 动画方案实现高帧率顺滑体验

内存占用下降 99%,乐鑫 EAF 动画方案实现高帧率顺滑体验

乐鑫信息科技 (688018.SH) 推出 EAF (Embedded Animation Format) 动画方案,通过深度优化底层存储逻辑与渲染架构,为资源受限的嵌入式设备提供了一种兼顾高帧率与低内存占用的动画实现方式。 现有动画方案各有局限:Lottie 在复杂场景下解码开销较高;GIF 在部分场景下资源体积较大;逐帧动画虽实现简单,但资源管理复杂且存储占用较高。因此,动画系统往往需要在解码

实战 | 睿擎派 + AD7606:FlexBus + DMA 高速数据采集实战,200kSPS 8通道同步采样

实战 | 睿擎派 + AD7606:FlexBus + DMA 高速数据采集实战,200kSPS 8通道同步采样

在工业数据采集、电力监控、振动分析等场景中,高速、多通道、同步采样 是核心需求。传统 MCU 方案往往面临 CPU 占用高、数据吞吐不足的瓶颈。 今天分享一个基于睿擎派 RC3506 的完整方案——利用 FlexBus 并行总线 驱动 AD7606 ADC,配合 DMA 数据搬运,实现 8通道高速同步采样,CPU 几乎零介入。 效果先看 通过串口将采集数据发送至 VOFA+ 上位机,波形实时显示:

技术干货丨解决下一代智能锁设计中的技术挑战

技术干货丨解决下一代智能锁设计中的技术挑战

从连接标准联盟(CSA)的Matter™和Aliro™ 到生物识别认证 对安全、易用且无缝集成的门禁解决方案日益增长的需求,正推动智能门锁走向住宅和商业门禁控制的前沿。智能家居自动化和数字安全的扩展加速了应用,用户越来越期待无钥匙进入、远程访问和实时通知。与此同时,先进的生物识别技术提升了便利性和安全性,进一步加速了向智能门禁系统的转变。如今,智能门锁被期望能够为家庭、办公室和共享空间提供安全、始

一个FPGA生态,打通多种高速视频接口

PolarFire® FPGA助力4K / 8K机器视觉快速落地 如果您正在做高速成像或机器视觉系统开发,那么好消息来了——只用一套PolarFire FPGA生态,就能同时搞定SDI、SLVS-EC 和 CoaXPress™接口! PolarFire FPGA 通过统一的平台,大幅简化设计流程,让复杂的视频接口开发变得更高效、更可控。 三种方式,全面加速您的下一代设计 SDI Rx/Tx I

再也不怕电瓶车盲区有人了!我用STM32,做了个雷达……

再也不怕电瓶车盲区有人了!我用STM32,做了个雷达……

工程名称:60多元手搓摩托车 BSD 盲区监测! 工程作者:zaodianshane 前言 我希望做一个雷达。 在骑行的时候,只要有车/人靠近盲区。 雷达就会亮灯提醒我。 本文主要分享这个雷达的开源方案! 但在分享之前,俺想先说明一下 *其实我并不是专业做嵌入式这块的,我是做建筑工程管理这块工作的。可以说是一个完全零基础的小白。*我都是近1个月利用晚上下班时间看视频学习画板子做电路测试,看人家的

嵌入式AI、AI+嵌入式、边缘AI、端侧AI、云端AI,你是不是还傻傻分不清楚?

嵌入式AI、AI+嵌入式、边缘AI、端侧AI、云端AI,你是不是还傻傻分不清楚?

文章简介 这几个词现在被混着用得非常厉害。很多时候,一篇文章里前面写“边缘AI”,后面又说“端侧AI”,再往后又说“AI+嵌入式”,读下来感觉都差不多,但其实它们说的不是同一个维度。 更麻烦的是,很多真实项目同时跨了多个概念。你如果只记定义,不看实际例子,还是很容易分不清。 所以这篇增强版不只讲概念,还会把每个词放进真实工程场景里去解释。你看完之后,至少能知道:一个词到底是在说“行业融合”、还是在

我花80,手搓了一个杯垫!这8个功能,暖了我一整天……

我花80,手搓了一个杯垫!这8个功能,暖了我一整天……

工程名称:提醒喝水杯垫V2.0 工程作者:平韵の立创小分部 前言 这,是一个提醒喝水杯垫~ DIY成本仅80! 诶?这时候可能就有人说了 做一个不如买一个! 的确是这样的。 但,如果你了解到了它的这些功能,或许你会有不一样的看法…… *0***1 它有什么功能? ” 它会提醒你喝水:当你放下水杯,杯垫就会开始倒计时,时间到会提醒你喝水 可自定义倒计时时间 屏幕实时显示:时间,天气,

我花100多,做了个方向盘!开源了……

我花100多,做了个方向盘!开源了……

工程名称:FOC力反馈方向盘手柄,带挡杆 工程作者:realTiX 前言 小编今天逛开源平台,看到了一个很有趣的力反馈方向盘。 控制赛车非常丝滑**▼** 这这这,这是主打一个,在家也能实现“赛车”自由? 但这不是最重要的!最重要的是: 作者只用 1颗主控+1个10X7cm的主板PCB 就实现了 FOC+力反馈+USB HID全流程! 这是什么水平? 这是非常的有水平! 事情变得有趣起来了…… 这

Edge Impulse 唤醒词模型训练 | 技术集结

Edge Impulse 唤醒词模型训练 | 技术集结

今天,将手把手带领学习如何训练一个语音关键词模型部署到嵌入式硬件上**,采用  Edgi-Talk 平台适配 Edge Impulse,**当然原理在其他的ARM嵌入式平台也是通用的。让我们看看如何让 Edgi-Talk 开始使用边缘机器学习! 目录 Edge Impulse 简介 创建账号 录制数据集 数据上传 数据分割 模型训练 模型评估 模型集成 1 Edge Impulse 简介 Edge

彻底理解链接器:六,大型项目是如何被构建出来的

彻底理解链接器:六,大型项目是如何被构建出来的

在讲解大型项目如何被构建之前,我们首先来讨论一个问题,有句话说的很好,梦想总是要有的,万一实现了呢,那么问题来了,要怎么实现呢,这里就涉及到了如何实现目标, 目标是如何实现的 其实很简单,本质上只有两点: 知道最后想要的是什么 为此需要做些什么 有时我们的目标可能不是简单的诸如每天跑五公里之类,比如像通过一门考试,学会一项技能这样的系统性工程。这时我们可能一下子不知道要做些什么,那么这就需要进

sv基础:timescale、timeunit、timeprecision

1. 前言 Verilog/System verilog 仿真中的时间单位/时间精度设置是保证仿真设置正确的重要手段,但是很多场景下却常常被忽视。设置不合理会导致诸多问题,例如延时不准确,时钟周期不对,打印信息不准确,验证用例耗费的时间特别长,多模块配合无法发现隐藏的问题。 因此,本文件将描述timescale、timeunit、timeprecision等概念,并描述如何正确地使用timesca

FPGA基础:一文吃透CRC算法(下)——CRC硬件加速原理深度解析

FPGA基础:一文吃透CRC算法(下)——CRC硬件加速原理深度解析

前言 在很多以太网、SATA 或其他高速接口项目中,我们经常会接触到 CRC(循环冗余校验)。通常,工程师会通过网站或软件工具生成一整套带异或操作的组合逻辑来实现 CRC 算法,而不去深入理解其原理——只知道可以这样用。事实上,在大多数情况下,确实不需要了解 CRC 的具体实现方法,这种黑盒化的使用方式在低频窄位宽场景下确实可行。 但是,当你的系统时钟非常高,例如 800MHz、1GHz,且数据位

基于FPGA的RGB565_YCbCr_Gray算法实现

基于FPGA的RGB565_YCbCr_Gray算法实现

  前面我们讲了基于FPGA用VGA显示一副静态图片,那么接下来我们就接着前面的工程来实现我们图像处理的基础算法里最简单的一个那就是彩色图像转灰度的实现。 将彩色图像转化为灰度的方法有两种,一个是令RGB三个分量的数值相等,输出后便可以得到灰度图像,另一种是转化为YCbCr格式,将Y分量提取出来,YCbCr格式中的Y分量表示的是图像的亮度和浓度所以只输出Y分量,得到的图像就是灰度图像了。我在这里选

漫谈PCIe——BAR是什么

漫谈PCIe——BAR是什么

前言 对于主机而言,FPGA-PCIe 设备通过其 BAR(Base Address Register)被识别和访问。主机必须通过读写 BAR 所映射的地址空间,才能与 FPGA-PCIe 正确通信。这相当于将 FPGA-PCIe 内部的地址区域映射到主机的内存空间中,主机通过访问这段内存来完成数据收发。 readl(dif->bar0_mapped_addr + (offset<&l