神经网络加速3nm纳米片SPICE仿真（慕尼黑工业大学）

2026-10-26 09:17 作者：高义电路设计 12 次阅读

论文解读：这篇论文研究用神经网络替代传统晶体管紧凑模型，以加速3nm纳米片工艺下的SPICE仿真和标准单元库表征。研究人员开发了能准确预测漏极电流和各类电荷的神经网络模型，并在大量电路仿真中验证，结果显示延迟误差低于0.11%、总功耗误差为0.76%，标准单元库表征所用时间最多减少8倍。

2026年10月25日作者：Technical Paper Link

慕尼黑工业大学研究人员发布了题为《NN-Based Transistor Modeling for Ultra-Fast SPICE Simulation and Standard Cell Library Characterization》的论文。

摘要：基于神经网络（NN）的晶体管模型已被证明是加速器件建模的有前景解决方案。尽管这些模型在电路仿真中展现出显著加速，但它们尚未在芯片设计标准EDA工具流程中的复杂任务中经过严格测试，而这些任务要求极高的晶体管模型精度，以提供准确结果并正常收敛。为研究其全部潜力和前景，我们开发了基于神经网络的晶体管模型，可准确预测3nm纳米片的漏极电流和多种电荷，并将这些模型用于标准单元库表征。这使我们能够在非常广泛的SPICE仿真范围内评估精度和加速效果，并与行业标准实现进行基准对比。由于标准单元库表征涉及数千次SPICE仿真，它成为衡量晶体管模型质量和一致性的良好基准。为进一步评估模型精度，我们还对各种复杂电路执行了模拟和数字级仿真。实验表明，基于神经网络的模型是现有晶体管紧凑模型的有效替代方案，能够产生准确的延迟和功耗估计，并且与传统的基于Verilog-A的行业标准（BSIM-CMG）晶体管紧凑模型相比，具有更高的速度和更短的收敛时间。我们的神经网络在广泛电路上的延迟评估误差低于0.11%，总功耗评估误差为0.76%，同时在标准单元库表征过程中所用时间最多减少8倍。此外，我们提供了关于神经网络精度的全面信息和指导，揭示了神经网络规模与其对电路仿真精度影响之间的关系。

技术论文可在此处查看：https://arxiv.org/abs/2610.31024（2026年10月）。

引用信息：Novkin, Rodion, and Hussam Amrouch. “NN-Based Transistor Modeling for Ultra-Fast SPICE Simulation and Standard Cell Library Characterization.” arXiv, October 2026. https://doi.org/10.48550/arXiv.2610.31024. 许可协议：CC BY 4.0

标签：3nm、BSIM-CMG、紧凑模型、EDA、库表征、纳米片晶体管、神经网络、SPICE、标准单元、静态时序分析、慕尼黑工业大学、晶体管建模。