芯片设计：DTCO如何让工艺和电路一起进化

本文主要介绍了DTCO如何让工艺和电路一起进化。

在先进制程中，单纯靠工艺微缩已经越来越难。工程师发现，很多问题其实是设计和制造“各干各的”造成的：工艺不懂电路的需求，电路也不了解工艺的局限。于是，一种新方法诞生了——DTCO（设计-工艺协同优化）。图片展示的就是DTCO的典型工具流程。它不是单向的“工艺做好→电路设计”，而是从原子级材料一直跑到芯片级布局布线，中间不断反馈、迭代。最底层（Sub-transistor scale）关注的是晶体管内部物理。比如高k金属栅的掺杂分布（HKMG SIMS）、能带结构（Band-structure），以及载流子输运模型（Advanced transport for SS, TT, and FF）。这些决定了晶体管的快慢（SS/TT/FF指不同工艺角）。工艺工程师在这里调整栅氧厚度、掺杂浓度，而DTCO会评估这些调整对后面电路的影响。

中间层（Transistor）开始构建器件结构。包括工艺步骤（Process flow）、版图（GDS layout）、光刻效应（Litho effects）。这里会引入局部布局效应（LLE）——周围图形对中心晶体管性能的影响。以前设计者往往忽略这些，但现在必须考虑。再往上（Library cell with neighbors）进入标准单元库级别。单元不是孤立的，要考虑邻居的3D结构、寄生电阻电容（RC）、库属性（Library properties）和技术文件（Tech. file）。这里还会评估成本（Cost）。最顶层（VHDL Verilog → … → FFAC）是数字电路后端流程：从硬件描述语言（VHDL/Verilog）开始，经过逻辑综合、布局布线（PnR）、设计规则检查（DRC）、寄生参数提取（RC）、静态时序分析（STA），最后做全芯片快速分析（FFAC）。传统的设计流程是单向的，像流水线。而DTCO让每一层的信息都能向上或向下反馈。比如，如果上层STA发现时序紧张，可以倒回去调整晶体管尺寸或阈值电压；如果工艺仿真发现某个参数波动大，可以提前通知版图工程师规避。DTCO的终极目标是让芯片更快、功耗更低、良率更高。它把原本割裂的“工艺研发”和“芯片设计”拧成了一股绳，是3纳米以下不可或缺的方法论。