论文解读：这项研究面向人工智能数据中心对高速、低功耗光互连的需求，提出一种基于硅光子晶体波导的慢光调制器。与传统硅马赫-曾德尔调制器相比，该器件通过内置电光均衡器改善了带宽与效率之间的权衡，可在较低驱动电压下实现每波长 200 Gb/s 的 PAM4 信号传输，并减少对数字信号处理（DSP）的依赖，为紧凑型、高能效的光收发器提供新的技术路径。
东京科学大学、横滨国立大学、产业技术综合研究所（AIST）以及光子电子技术研究协会（PETRA）的研究人员发表了一篇技术论文，题为《Reduced-DSP 200G/λ Low-Voltage Slow-Light Silicon Modulator Enabled by Built-In EO Equalizer》（可译为“内置电光均衡器实现的低DSP 200G/λ低电压慢光硅调制器”）。
摘要摘录：“人工智能数据中心的多Tb/s光互连需要高速、高能效且紧凑的收发器。然而，传统硅马赫-曾德尔调制器受到低调制效率和通常达数毫米的大尺寸限制，需要高摆幅驱动器和功耗较高的数字信号处理，才能实现每通道超过100 Gb/s的数据速率。本研究展示了一种硅光子晶体波导慢光调制器，通过内置电光均衡器克服了带宽与效率之间的权衡。”
技术论文可在线查阅（2026年10月）。
Kawahara, K.、Tsuchizawa, T.、Yamamoto, N. 等，《Reduced-DSP 200G/λ low-voltage slow-light silicon modulator enabled by built-in EO equalizer》，2026年，文章编号10446。
论文解读：本研究展示了一种硅光子晶体波导慢光调制器，通过单片集成光延迟线和交叉结构形成内置电光均衡器，将器件长度缩短至 320 微米，在兼容鳍式场效应晶体管（FinFET）互补金属氧化物半导体（CMOS）的驱动电压下实现 140 Gb/s 开关键控调制，能耗为 26 fJ/bit；采用四电平脉冲幅度调制可在无数字信号处理（DSP）条件下达到 180 Gb/s，配合低复杂度 11 抽头数字均衡器达到 200 Gb/s。该方案降低了高功耗电子处理的依赖，为面向人工智能数据中心的多 Tb/s 共封装光互连提供了潜在路径。
面向人工智能数据中心的多 Tb/s 光互连需要高速、高能效且紧凑的收发器。然而，传统硅基马赫-曾德尔调制器受限于低调制效率和通常达数毫米的较大物理尺寸，需要高摆幅驱动器和功耗较高的数字信号处理，才能实现每通道超过 100 Gb/s 的数据速率。本文展示了一种硅光子晶体波导慢光调制器，通过内置电光均衡器克服带宽与效率之间的权衡。通过在分段慢光移相器中单片集成光延迟线和交叉结构，我们合成了片上馈前响应，扩展了 3 dB 带宽。所制备的调制器器件长度仅 320 微米，使用与基于鳍式场效应晶体管的互补金属氧化物半导体技术兼容的驱动电压，实现了 140 Gb/s 开关键控工作，能耗为 26 fJ/bit。此外，四电平脉冲幅度调制在无数字信号处理条件下达到 180 Gb/s，并在低复杂度 11 抽头数字均衡器下达到 200 Gb/s。通过减少对功耗电子器件的依赖，该策略为面向能量受限交换系统的未来高密度多 Tb/s 共封装光学提供了潜在路径。
正在被其他人查看的相似内容。
一篇题为《An integrated CMOS–silicon photonics transmitter with a 112 gigabaud transmission and picojoule per bit energy efficiency》的文章，文章，开放获取，2023年10月23日。
一篇题为《Ultracompact and large-bandwidth silicon modulator in a CMOS-compatible foundry》的文章，文章，开放获取，2025年12月18日。
一篇题为《Performance comparison of coupled-resonator optical waveguide Mach–Zehnder modulators with III–V SIS structures》的文章，文章，开放获取，2026年3月31日。
探索相关主题，发现相关主题的最新文章和新闻。相关主题包括：电气与电子工程、光学与光子学、慢光、高性能计算系统的光互连。
引言
向AI时代多Tb/s数据中心互连的过渡需要大规模收发器并行化，使硅（Si）光子学成为主要候选方案1,2,3。尽管Si马赫-曾德尔调制器在商业上已很普遍，但在提升工作速度的同时最小化功耗和占位面积仍是一项挑战4,5。这一困难源于载流子耗尽型p-n掺杂移相器的低调制效率，其VπL通常为2–5 V·cm，需要毫米级电极和高驱动电压6,7,8。这些长电极会带来严重的RF传播损耗，再结合RC时间常数和电光（EO）相位失配，将带宽限制在<50 GHz。为弥补这些限制，最先进的收发器依赖独立的高摆幅驱动器9,10,11,12,13以及具有近100抽头均衡器的复杂数字信号处理（DSP）14,15,16,17,18,19,20。由于这些组件消耗瓦级功率21,22,23,24，主要挑战是在实现200 Gb/s/λ的同时尽量减少对这些电子器件的依赖。
慢光移相器利用增强的光与物质相互作用来解决这些效率限制。光子晶体波导（PCW）具有高于 20 的群折射率 ng，可将 VπL 和器件长度分别降至约 0.1 V·cm 和 100 μm。这使得与互补金属氧化物半导体（CMOS）兼容的低压工作成为可能，调制器本身的能耗低于 59 fJ/bit，即使搭配共封装驱动器，能耗为 0.78 pJ/bit。在这种短移相器中，射频传播损耗被抑制，工作速度主要由电光相位匹配和 RC 时间常数决定。然而，此前的研究表明，虽然电光相位匹配电极扩展了带宽，但 RC 时间常数仍然是瓶颈，将 f3dB 限制在 40 GHz 以下，数据速率限制在 64 Gb/s OOK。与此同时，基于光栅的慢光调制器已展示出超过 100 GHz 的宽带宽以及 200 Gbaud 四电平脉冲幅度调制（PAM4）工作。但它们较低的 ng 导致相对较高的 VπL 为 0.82 V·cm 和数十伏的 Vπ，因而需要高功率独立驱动器。此外，高速工作严重依赖计算密集的基于神经网络的 DSP 均衡，否则即使 Vpp 为 5 V，性能也仅限于 112 Gb/s OOK。因此，同时实现低电压驱动和高速工作且不依赖 DSP 的硅慢光调制器尚未实现。
内置电光（EO）均衡器利用行波调制器中的信号延迟实现有限脉冲响应（FIR）滤波器，从而无需数字信号处理（DSP）即可独立增强带宽[36,37]。采用电光均衡器的硅马赫-曾德尔调制器已实现无需 DSP 的超过 100 Gb/s 开关键控（OOK）[38]。然而，在电光均衡过程中保持调制深度需要增加移相器长度或驱动电压，由此带来毫米级尺寸和 5 V 驱动电压。此外，这些长 p-n 负载电极中的频率相关射频损耗使均衡器响应发生畸变，并阻碍了 PAM4 工作。带有电光均衡器的薄膜铌酸锂调制器支持 200 Gbaud 多电平调制，但其厘米级移相器对大规模并行化构成障碍[39,40]。相比之下，将电光均衡器应用于慢光调制器可从根本上超越传统的带宽-效率折衷，因为其高调制效率消除了尺寸和电压约束，并确保多电平调制所需的理想均衡器特性。
在本文中，我们提出了一种硅光子晶体波导（PCW）调制器，它集成了内置电光均衡器，在保持慢光效应优势的同时突破带宽限制，如图1所示。该均衡器以高通响应补偿固有滚降，从而扩展 f3dB。我们展示了一种器件长度紧凑的硅调制器，同时将均衡后的电光带宽扩展到超过 200 Gb/s PAM4 所需的奈奎斯特带宽。在使用针对响应平坦度优化的器件进行调制实验时，我们利用兼容 FinFET CMOS 的低压驱动实现了 140 Gb/s OOK，并在无 DSP 均衡条件下实现了 180 Gb/s PAM4。在加入低复杂度 11 抽头 DSP 后，我们进一步实现了 200 Gb/s PAM4 运行。从调制器设计角度看，我们的方案为未来多 Tb/s 共封装光学中减少对耗电 DSP 和驱动器的依赖提供了一条路径。
图1：降低 DSP 依赖的慢光收发器概念。全尺寸图片。
a 对传统收发器架构与所提出架构进行比较，该架构面向低压 200 Gb/s/通道运行，并将 DSP 需求降至最低。b 慢光马赫-曾德尔调制器与 EO 均衡器集成的示意图。c 通过 EO 均衡器实现带宽扩展的原理。通过用均衡器的高通响应补偿器件固有的低通响应，总电光响应被平坦化，从而使 3-dB 带宽超过奈奎斯特带宽。
结果
EO 均衡器概念
图 2a 展示了采用分段 Si PCW 调制器的内置 EO 均衡器的框图。相移器被分为 N 段，段与段之间插入共面传输线。在最后一段之前还插入了一条光延迟线和一个光交叉，用于塑造频率响应。每段对电信号延迟 TE，对慢光延迟 TS。延迟线部分通过 Si 线波导施加 TD，交叉使调制反相。在预期工作条件 TE = TS 且 Δφn = Δφ（n = 1, …, N）下，归一化冲激响应写为：
$$\frac{h\left(t\right)}{\Delta \varphi }={\sum }{n=1}^{N-1}\delta \left(t\right)-\delta \left(t+{T}{{{{\rm{D}}}}}\right)=\left(N-1\right)\delta \left(t\right)-\delta \left(t+{T}_{{{{\rm{D}}}}}\right).$$
(1)
图 2：EO 均衡器的设计与优化。
全尺寸图
a 均衡器的框图。b 均衡器的冲激响应及其 sinc 插值（黑色实线）。c 不同段数 N 下的均衡器响应，显示峰值强度调谐，增益超过 9 dB。d 相对于未均衡响应，不同 N 值的归一化 EO 增益比较。e 不同抽头延迟 TD 下均衡器的频率响应，展示峰值频率调谐。f N = 4 时不同 TD 值的归一化 EO 增益，确定 6.8 ps 为在保持响应平坦度的同时最大化带宽的优化值。
除最后一段外，所有段均延迟 TD，使其相移同相到达，而最后一段的反相调制未延迟，因此相对于其他段更早出现。这种配置实现了两抽头前馈均衡器（FFE），其主抽头在 t = 0 处幅度为 (N − 1)，均衡抽头在 t = −TD 处幅度为 −1，从而无需依赖传统电子 DSP 即可完成脉冲整形。图 2b 展示了 N = 4 时所得的冲激响应，以及通过升余弦符号脉冲卷积获得的相应连续时间波形。均衡器的频率响应由式(1)的傅里叶变换给出：
$$\frac{H\left(\omega \right)}{\Delta \varphi }=\left(N-1\right)-{e}^{j\omega {T}_{{{{\rm{D}}}}}}.$$
(2)
两个参数 N 和 TD 分别独立设定均衡强度和峰值频率。图 2c 展示了不同 N 值下计算得到的均衡器增益。减小 N 会提高峰值增益，N = 3 时可提供超过 9 dB 的高频均衡。图 2d 中相应的电光（EO）增益显示，在 N = 5、4 和 3 时，带宽分别从不使用均衡器时的 35 GHz 增加到 61 GHz、81 GHz 和 >100 GHz。峰值频率由主抽头与均衡抽头之间的相对相位 ωTD 决定，如图 2e 所示。随着 TD 增大，相同的相位差出现在更低的 ω 处，增益峰向更低频率移动。较小的 TD 会使均衡峰位于过高频率，导致滚降补偿不足；相反，较大的 TD 会使峰值移到更低频率，造成过补偿并出现过量峰。对于 N = 4，TD = 6.8 ps 时可获得最平坦的 EO 响应，表明均衡峰有效补偿了调制器的固有带宽限制。这些设计原则可以自然扩展到多抽头结构，通过增加交叉和延迟线将均衡器扩展到任意数量的抽头，并提高设计灵活性。
调制器实现
查阅全部原文，请访问：https://doi.org/10.1038/s41467-026-78128-1
登录后即可参与讨论
立即登录