慕尼黑工业大学与印度理工坎普尔分校：自热和寄生效应挑战多层CFET缩放

本文主要介绍了什么是Teflon（特氟龙）。 Teflon是什么？ Teflon是聚四氟乙烯（PTFE，Polytetrafluoroethylene）的商品名，由美国杜邦公司（DuPont）注册，现在已经成为这类材料的通用叫法。 化学结构非常简单： 碳链骨架，所有氢原子被氟原子完全取代，这是它一切特性的根源。 Teflon中文俗名有哪些？ | 叫法 | 使用场景 | | 特氟龙 | 最通用，在

本文介绍了直拉单晶硅的基本制备技术及方法。 单晶硅的制造技术主要存在两种方法，分别为区熔法（FZ 法）和直拉法（CZ法）。 悬浮区熔法（FZ 法）是一种用于生产单晶硅的工艺技术，其核心在于通过熔融区域定向结晶实现晶体生长。在设备构造方面，炉体内上部通过刚性支撑结构固定高纯度多晶硅棒，底部区域配置高频感应线圈作为主要热源。该线圈通过电磁感应原理产生高温，配合特制耐火材料构筑的恒温环境，形成稳定的热力

SC-2是RCA清洗中的关键步骤，专用于去除晶圆表面的碱金属与重金属离子。它利用HCl与H₂O₂的强氧化与络合作用，消除SC-1清洗后残留的金属氢氧化物沉淀，并生成保护性氧化层。 SC-2是RCA清洗体系中的第二道清洗液，全称是Standard Clean 2，由美国RCA公司的Werner Kern在1970年发明，至今仍是半导体晶圆清洗的行业标准。 标准配方（体积比）： HCl:H2O2:H

本文介绍了光刻过程中的PEB工艺。 在半导体光刻工艺中，曝光后烘烤（Post-Exposure Bake，简称PEB）是一个位于曝光之后、显影之前的关键步骤。它通过在精确控温条件下对已曝光的晶圆进行加热，激活并完成光刻胶内的化学反应，从而将曝光阶段形成的“潜影”转化为具有清晰轮廓的物理图形。PEB的精确性和稳定性直接决定了光刻工艺的线宽控制能力、分辨率与良率。 PEB的定义与工艺位置 PEB是光刻

本文介绍了SC-1清洗液。 SC-1 (Standard Clean 1)，全称为标准清洗液一号，通常也叫做 APM (Ammonia Peroxide Mixture)。它是半导体制造中最著名、应用最广泛的清洗配方——RCA 清洗工艺的核心组成部分（由美国无线电公司 RCA 的 Werner Kern 于 1965 年发明）。 SC-1 的配方组成 SC-1 的经典化学配比是： 氨水 (NH3

DRAM 技术正从 10nm 级向更先进节点迈进。为满足 AI 等高算力需求，电容器、晶体管与位单元架构迎来创新，同时外围电路面临热稳定性、多样化性能与成本控制的多重挑战。 几十年来，计算架构一直依赖动态随机存取存储器（DRAM）作为其主内存，提供处理单元检索数据和程序代码所需的临时存储空间。高速运行、高集成密度、高性价比以及卓越的可靠性，促成 DRAM 技术在众多电子设备中的广泛应用。 DRA

光刻返工是芯片制造中补救涂胶、显影等异常的关键流程，通过去胶、清洗、重新涂胶三步实现。但返工并非无损，每操作一次都会损伤晶圆，先进工艺通常限2次以内，以平衡良率、成本与质量。 在芯片制造的光刻工艺中，谁也无法保证每一次涂胶、曝光、显影都完美无缺。当出现异常时，工程师并不会直接报废整片晶圆——只要条件允许，他们会启动光刻返工流程，把晶圆“洗干净”重新来过。这就像写错字的草稿纸，用橡皮擦掉重写。但这颗

水对人类、生态系统以及半导体生产都至关重要。每年，恩智浦的制造工厂大约使用120亿升水。2022年，我们启动了一项雄心勃勃的计划，旨在回收更多水资源并减轻对当地供水的压力。去年，我们提前两年实现了原定于2027年达成的目标——回收制造过程中60%的废水。 水在芯片制造中的关键作用 芯片是现代世界的基石。从智能手机、汽车到医疗设备和可再生能源系统，一切的核心都离不开它。然而，芯片制造是一个耗水量巨大

本文将介绍芯片制造的刻蚀工艺中的原子层蚀刻（Atomic Layer Etching, ALE）。 ALE工艺概述 随着半导体技术的发展，先进芯片的关键尺寸不断缩小，甚至要求具有复杂的三维结构，如FinFET和3D NAND闪存。这些技术的发展对刻蚀工艺提出了极高的要求，特别是在选择比和精度方面。纳米级器件结构对工艺尺寸误差的要求非常严格，一般约为其自身尺寸的10%。例如，宽度为5纳米(nm)的晶

本文主要介绍了湿法刻蚀中的介质层与金属层加工。 湿法刻蚀 在半导体制造工艺中，湿法刻蚀不仅广泛应用于硅材料本身的加工，更重要的价值体现在介质层与金属薄膜的选择性图形化过程中。无论是栅介质、隔离层、钝化层，还是后续互连结构中的金属布线，其表面加工质量都直接决定器件的电学性能与长期可靠性。因此，针对不同材料体系建立具有高选择性、高均匀性以及低损伤特征的湿法刻蚀体系，始终是微电子工艺开发中的重要内容。

本文介绍了黑瓷封装工艺及失效模式。 黑瓷封装工艺 黑瓷封装工艺流程如图1所示，使用能耐受420°C以上的以玻璃粉为主要成分的胶黏剂烧结粘片，然后完成引线键合，再将黑瓷基座倒扣在黑瓷盖板上，经烘烤除去水分，最后烧结、降温冷却完成玻璃熔封。 管壳清洗 黑瓷外壳在组装之前，应先用丙酮超声清洗3~5min，再用乙醇超声清洗3~5min，用去离子水漂洗并用乙醇脱水，最后烘干，以清除包装、运输过程中粘染的污

3D NAND垂直堆叠层数攀升，高深宽比刻蚀面临速率与轮廓双重挑战。低温刻蚀技术通过在-100°C左右精准控温，提升刻蚀速率并降低碳足迹，结合人工智能辅助参数优化，成为400层以上存储芯片制造的关键工艺。 随着3D NAND闪存垂直堆叠层数不断增加，制造过程中需要在极小的开口内钻出深度达数十微米、纵横比超过50:1的深沟槽孔。传统刻蚀工艺在应对如此高深宽比结构时面临刻蚀速率下降、轮廓控制困难等挑战

本文介绍了键合及其应用。 在半导体行业追求更高性能、更低功耗的道路上，单纯缩小晶体管尺寸已经越来越难。于是，工程师们换了一个思路：既然横向不能无限缩小，那就纵向堆叠——把不同的芯片像盖楼一样一层层叠起来。这项让芯片“长高”的核心技术，就是键合技术。 键合是什么？芯片界的“强力胶”键合，简单来说就是把两片或多片晶圆（或芯片）永久性地粘合在一起，同时实现它们之间的电气互连。这可不是普通胶水能办到的。

本文介绍了高可靠封装发展。 概述 封装的发展经历着几个不同的阶段。最初，是封装形式的演变(见图1)。随着集成电路规模的增大，封装的引脚数量激增，在追求高密度、多引脚的过程中，衍生出了很多新的封装形式和更小的引脚间距。在这个阶段，封装外壳仍然保持着芯片机械支撑、环境保护、引出信号线和作为芯片散热通路的基本功能。在一个外壳内一般只封装一颗集成电路芯片。在产品迭代过程中，新的封装形式和更小的引脚间距使得

本文介绍了等离子体刻蚀的刻蚀原理。 在现代半导体制造中，干法刻蚀之所以能够实现高深宽比结构加工与纳米尺度图形转移，其核心并不只是“利用等离子体进行刻蚀”这么简单，更关键的是对等离子体内部不同刻蚀机制的精确调控。等离子体环境本身极其复杂，其中既存在高能离子轰击，也包含大量具有高化学活性的自由基与中性粒子，因此刻蚀过程往往并非单一作用主导，而是物理效应与化学反应共同耦合的结果。不同工艺体系中，两者所占

人工智能与高性能计算应用的快速发展，对高容量、高带宽存储的需求急剧增长。高速SRAM受其6T结构限制，难以实现高容量；片外DRAM因访问延迟较高，无法充分满足高带宽需求。在此背景下，基于IGZO的2T0C架构可后道集成于逻辑芯片之上，被视为兼顾高容量与高带宽的有效解决方案。但当前2T0C DRAM的研究局限于平面架构和垂直4F²架构，尚缺乏单步多层的三维集成方案，制约了密度的进一步提升。 针对上述

本文将介绍透射电子显微镜（TEM）。 透射电子显微镜（TEM）在半导体制造中扮演着关键角色，其核心原理是利用高能电子束穿透超薄样品，电子与样品发生散射后在成像系统中形成对比度，从而揭示材料的内部结构。与扫描电子显微镜（SEM）主要观察表面形貌不同，TEM更类似于对材料进行“透视”分析，能够回答栅氧厚度、界面粗糙度、接触孔残留、异常相形成以及空洞与剥离等一系列关键问题。 TEM的加速电压通常远高于S

本文将介绍芯片制造的光刻胶。 光刻胶 很多人将光刻简单理解为“用光把图案印到硅片上”，但从材料角度来看，曝光仅仅只是第一步。曝光后的光场进入光刻胶内部后，会在胶层中发生吸收、散射与能量衰减，并诱导光敏组分发生化学变化，形成所谓的“潜像”。这种潜像并不是肉眼可见的结构，而是一种曝光区与未曝光区之间的化学差异。只有经过后续曝光后烘烤（PEB）与显影处理后，这种化学潜像才会真正转变为具有实际形貌的微纳图

本文将介绍减薄工艺。 先进封装推动晶圆减薄成为关键工艺 随着先进封装技术不断向高密度集成、小型化和三维堆叠方向演进，晶圆减薄已经从传统封装中的辅助工艺逐渐发展成为影响器件性能与封装可靠性的关键环节。无论是移动终端中的高集成度芯片、HBM高带宽存储器，还是广泛应用于人工智能计算领域的2.5D/3D封装器件，都对晶圆厚度提出了越来越严格的要求。在许多先进封装方案中，晶圆厚度已由传统的数百微米降低至10

从ITRS到IRDS，半导体路线图正从晶体管微缩转向系统级集成与新材料探索。作为三维集成典范，3D NAND通过垂直堆叠与多值存储持续提升密度，但电荷俘获、横向迁移等失效机制对可靠性提出新挑战，需结合失效建模与预测策略加以应对。 半导体发展概述 国际半导体技术路线图（International Technology Roadmap for Semiconductors, ITRS）由美国半导体工业