imec:垂直DRAM堆叠拓展HBM-on-GPU外热设计空间

人工智能 79 次阅读

论文解读:这篇论文研究了一种面向GPU的3D存储集成方式——将DRAM芯片垂直放置在GPU上方,并在芯片之间设置冷却腔,以替代常见的2.5D HBM和直接堆叠HBM-on-GPU方案。研究人员通过封装级热仿真分析了堆叠高度、存储容量与组织、冷却腔材料、堆叠方向、塑封插入及分布式存储控制器/片上网络层等因素对温度的影响,给出了带宽、容量与热约束下的可行协同设计空间。该研究有助于在高性能计算和AI加速器中平衡内存带宽、容量与散热需求。

imec的研究人员发表了论文《Beyond HBM-on-GPU: Thermal Design Envelope for 3D Volumetric DRAM-on-GPU Integration》。

内容摘要:研究人员评估了一种3D存储架构,该架构将DRAM芯片垂直放置在GPU上方,并在其间设置冷却腔,作为传统2.5D HBM和直接堆叠HBM-on-GPU的替代方案。封装级热仿真考察了堆叠高度、存储容量与组织、冷却腔材料、堆叠方向、塑封插入,以及增加分布式存储控制器/片上网络层等因素。

技术论文可在此查阅。2026年9月。

作者:Yukai Chen、Melina Lofrano、Khakim Akhunov、Jonas Svedas、Arjun Singh、Nathan Laubeuf、Diksha Moolchandani等。《Beyond HBM-on-GPU: Thermal Design Envelope for 3D Volumetric DRAM-on-GPU Integration》。arXiv预印本arXiv:2609.24343(2026)。

论文摘要:随着AI和HPC工作负载对GPU的扩展,2.5D HBM-GPU和直接堆叠3D HBM-on-GPU在容量、带宽和热限制方面日益受到制约。本研究建立了3D立体DRAM-on-GPU集成的热设计包络,其中垂直方向的DRAM芯片与交错的冷却腔重塑了GPU上方的热流和存储接口。研究人员采用封装级热模型,以一致的HBM-on-GPU基线为基准,并以真实的掩模级非均匀GPU功耗图驱动,量化了决定热可行性的关键参数。堆叠高度是峰值温度的主要限制因素,冷却腔电导率改变可行区域,塑封插入和堆叠方向进一步调节热行为。分布式存储控制器与片上网络层仅引入适度的热代价。尽管芯片级并行提高了带宽,但一旦执行变为计算受限,仿真训练时间的减少趋于饱和。这些结果在带宽、容量和热约束下为3D立体DRAM-on-GPU集成划定了有界的协同设计空间。

该论文发表于第52届IEEE欧洲固态电子研究会议(ESSERC 2026),2026年9月7日至10日于西班牙帕尔马举行,将收录于会议论文集。

配图

来源: 海外媒体

论文正文: https://arxiv.org/abs/2609.24343

文章来源: 海外媒体
相关推荐
评论区

登录后即可参与讨论

立即登录