键合技术如何让半导体越叠越高

本文介绍了键合及其应用。

在半导体行业追求更高性能、更低功耗的道路上，单纯缩小晶体管尺寸已经越来越难。于是，工程师们换了一个思路：既然横向不能无限缩小，那就纵向堆叠——把不同的芯片像盖楼一样一层层叠起来。这项让芯片“长高”的核心技术，就是键合技术。

键合是什么？芯片界的“强力胶”键合，简单来说就是把两片或多片晶圆（或芯片）永久性地粘合在一起，同时实现它们之间的电气互连。这可不是普通胶水能办到的。键合需要在原子尺度上让两种材料的表面紧密结合，既要保证机械强度，又要确保电信号畅通无阻。根据不同的应用场景，键合技术主要分为两大类：直接键合（也叫熔融键合）和混合键合。直接键合是将两片洁净的晶圆通过表面分子间作用力粘合，再经高温退火增强结合强度，常用于不需要精确电气对准的场合。混合键合则更进一步，在键合界面同时嵌入金属（通常是铜）和绝缘介质，使得两片晶圆在物理结合的同时，金属焊盘也能一一对应直接导通。这种技术能实现极高的互连密度，是先进封装的核心。

四大应用：从摄像头到处理器从图片中可以看到，键合技术已经渗透到多种主流芯片的制造中。CIS（CMOS图像传感器）：这是键合技术最早大规模量产的应用之一。传统的CIS是像素阵列和处理电路做在同一片晶圆上。而背照式（BSI）CIS将像素层与逻辑电路层分开制造在两片晶圆上，然后通过键合面对面贴合。这样做的好处是像素可以独占整个感光面积，不受电路遮挡，大幅提升图像质量。图片中标注CIS采用晶圆对晶圆（Wafer to Wafer）的混合键合（CHB/Fusion），已经进入大规模量产（HVM）。NAND闪存：3D NAND本身就是在垂直方向堆叠存储单元。但它的外围电路（驱动、解码、控制逻辑）仍然占据了不小的芯片面积。为了让存储密度更高，厂商开始将外围电路单独做在一片晶圆上，然后与存储单元晶圆键合。这样一来，存储单元可以堆叠得更高，外围电路也不抢面积。图片显示NAND键合处于研发到量产（R&D~HVM）阶段。DRAM内存：传统的DRAM是存储单元和外围电路做在同一平面，随着容量增大，芯片面积也在膨胀。VCT（垂直通道晶体管）DRAM正在探索将存储单元堆叠在外围电路上方，实现真正的3D DRAM。这同样依赖于晶圆对晶圆的键合技术，目前处于研发阶段。逻辑芯片（Logic）：这是键合技术最前沿的应用——背面供电（BSPDN）。传统芯片的供电网络和信号线挤在芯片正面，不仅布线拥挤，还会引起电压降。背面供电技术将供电网络整个搬到芯片背面，通过键合技术将承载供电网络的晶圆与承载晶体管的晶圆贴合。这种设计能大幅提升逻辑密度和性能，目前也处于研发攻坚期。

从单次键合到多次键合图片的底部指出：“未来器件的设计正在从单次键合转向多次键合结构。”这意味着，未来的芯片可能不止堆叠两层，而是三层、四层甚至更多——比如逻辑层、存储层、供电层、散热层层层叠合。每一次键合都需要极高的对准精度（纳米级）、完美的界面质量和可靠的互连电阻控制。这对键合设备、工艺清洁度、热预算管理都提出了前所未有的挑战。

结语键合技术早已不是实验室里的花哨工艺，它正在重塑从图像传感器到处理器、从内存到闪存的整个半导体产业。当摩尔定律在平面方向步履蹒跚时，键合技术让芯片在垂直方向找到了新的生长空间。未来，你手中的手机芯片、数据中心的AI加速器、自动驾驶的计算平台，都可能是一片片精密的“芯片千层糕”。而切开这层蛋糕的刀，就是那一层薄薄却牢不可破的键合界面。