Electrical Die Sorting工艺介绍

EDS工艺

是在晶圆完成电路制造的FAB工序与最终封装工序之间进行的关键测试环节，也被称为晶圆测试或探针测试。其核心任务是通过电气特性检测，逐一判断晶圆上每个芯片是否达到所需的质量水平，筛选出合格与不合格产品，并对可修补的缺陷芯片进行修复，使其转为合格品。

这一工艺直接关系到半导体良率——良率即一片晶圆上实际合格芯片数量占设计最大芯片数的百分比，是衡量生产效率的直接指标。EDS不仅能在早期剔除不良品，避免后续封装和测试环节的无效投入，还能及时发现制造或设计中的问题并反馈改善，对成本控制和产量提升具有决定性作用。

电学测试与晶圆老化

EDS流程的第一阶段包含电气试验和晶圆老化测试。电气试验是对半导体集成电路中各类基础器件（晶体管、电阻、电容器、二极管）施加直流电压和电流参数测量，以判断其能否正常运作，这是芯片面临的首次电学验证。在量产中，该测试通常借助晶圆划片槽内的TEG测试元件组进行，既不占用有效芯片面积，又能精准反映工艺水平。随后进行的晶圆老化测试，是将晶圆加热至特定温度并施加交流或直流电压应力，用以提前暴露产品中存在的潜在薄弱环节或缺陷组合，从而有效提升产品长期使用的可靠性。这一步骤相当于用热和电应力筛除早期失效风险，与半导体可靠性理论中的“浴盆曲线”逻辑相呼应。

温度测试与修复

第二阶段是热/冷测试，利用电信号对晶圆上每颗芯片进行缺陷检测，分别在高于室温和低于室温的条件下并行测试，以捕捉那些仅在极端温度下才会暴露的隐性缺陷。测试中会将判定为可修补的芯片信息记录下来，留待后续修复。

第三阶段是整个EDS最核心的环节——修复与最终测试。针对热/冷测试中标示为可修补的芯片，正式执行修复操作（通常采用激光或e-Fuse方式，利用预留的冗余单元替换缺陷单元）。修复完成后，立即进行最终测试，重新验证修复是否成功，并做出每颗芯片良品与否的最终判定。修复负责“治病”，最终测试负责“复查”，两者共同确保芯片质量达到规格要求。

背面研磨与晶圆图记录 

完成电学测试和修复后，晶圆还需经历背面研磨工序，以适应电子设备小型化需求并改善散热和电阻特性。研磨前需在晶圆正面贴覆UV保护胶带，防止研磨产生的硅尘污染损伤正面图案，随后用研磨轮将晶圆背面磨薄。以典型300nm制程晶圆为例，原始厚度约800μm，最终可减薄至50μm～80μm，磨除比例超过90%。当厚度低于50μm时，为规避后续切割破片风险，业界采用DBG工艺，即在较厚阶段先进行半切割，再贴膜研磨，使芯片在研磨过程中自然分离，大幅降低损伤概率。

EDS最后一步是标记不良芯片。传统方式采用物理打墨，在不合格芯片上点涂特殊墨水以便肉眼识别；但当前主流做法已转向数据化处理，即通过测试设备将每颗芯片的良品/不良品结果记录为晶圆图，以坐标和0/1标识存储，直接计算良率并供后续封装工序调用。这种方式避免了物理标记的精度限制，且便于追溯和统计分析，成为行业转型的典型体现。