半导体所高性能大面积钙钛矿太阳能电池研究取得进展
钙钛矿太阳电池是未来最具潜力的光伏技术之一，在地面电站、光伏建筑一体化以及空间能源供给等方面应用前景广阔。高效率大面积器件是钙钛矿太阳电池走向商业化的重要一环。目前实验室小面积电池光电转换效率已超过27%，但器件面积放大存在效率骤降的问题，其主要挑战在于器件面积制备中为提高钙钛矿薄膜均匀性，往往采用低浓度溶液降低溶液粘度，这一方法存在结晶窗口缩短、局部结晶过快问题，导致薄膜晶体质量较差以及模组效率
制造工艺
0人已关注纳米网制造工艺频道 — 提供制造工艺领域最新资讯、技术文章和行业动态。
制造工艺技术
刻蚀后残留到底怎么判断？聚合物残留、金属污染和过刻不是一回事
刻蚀后残留到底怎么判断？聚合物残留、金属污染和过刻不是一回事 同样叫“刻蚀残留”，背后的原因可能完全不同。 有些残留来自聚合物沉积，有些来自金属或颗粒污染，有些其实不是残留，而是刻蚀不足、微遮蔽、过刻损伤或下层材料暴露后的形貌变化。如果一看到残留就直接加强清洗，可能短期看起来干净了，但真正的工艺问题并没有解决，甚至还会引入新的表面损伤。 所以，刻蚀后残留的判断，第一步不是问“怎么洗掉”，而是先判
四种芯片的后段互连：层数差异背后的工艺逻辑
本文介绍了四种芯片的后段互连。 在芯片制造中，后段互连（BEOL）负责把底层晶体管连接成完整电路。不同芯片的金属层数和材料选择差异很大，这是由各自的应用需求决定的。 逻辑芯片 （CPU/GPU）对互连要求最高。它需要把数十亿个晶体管连接成复杂的高速通路，既有密密麻麻的局部信号线，也有宽大的电源线和全局总线。因此逻辑芯片的金属层数最多，先进节点（如5nm、3nm）通常有12到16层。最下面几层用铜和
微电子所在IGZO 2T0C 3D DRAM领域取得进展
人工智能与高性能计算应用的快速发展，对高容量、高带宽存储的需求急剧增长。高速SRAM受其6T结构限制，难以实现高容量；片外DRAM因访问延迟较高，无法充分满足高带宽需求。在此背景下，基于IGZO的2T0C架构可后道集成于逻辑芯片之上，被视为兼顾高容量与高带宽的有效解决方案。但当前2T0C DRAM的研究局限于平面架构和垂直4F²架构，尚缺乏单步多层的三维集成方案，制约了密度的进一步提升。 针对上述
氧化铝陶瓷芯片载体
生瓷片制备是陶瓷基板工艺的基础，涉及浆料组分、冲孔、印刷与烧结等关键环节。通过PVB黏结剂体系与精准流延工艺，确保生瓷片机械强度与尺寸稳定。丝网印刷实现高精度金属化，烧结与电镀则保障基板致密性与可靠性，支撑多层高密度互连应用。 生瓷片的制备 在流延法制备陶瓷基板的生产工艺中，无论是单层结构陶瓷基板还是多层结构陶瓷基板，核心基础原材料均为陶瓷生片。行业常用的未烧结生瓷片厚度主要为0.2mm与0.28
微组装及陶瓷封装发展
微组装依托引线键合、倒装芯片实现微米级高精度裸芯片封装，陶瓷封装是典型应用。文章围绕低介电陶瓷基材、大尺寸基板量产、微细线路加工、无源元件内嵌四大 2026 前沿方向，系统拆解陶瓷封装材料、工艺与产业化优劣。 微组装 微组装工艺是一类高精度、微型化的电子组装技术，该工艺的最小组装单元尺寸区间为数微米至100微米，以引线键合、倒装芯片为核心基础技术，主要应用于常规SMT表面贴装工艺无法适配的高精度、
晶圆减薄技术：从背面研磨到超薄晶圆制造
本文将介绍减薄工艺。 先进封装推动晶圆减薄成为关键工艺 随着先进封装技术不断向高密度集成、小型化和三维堆叠方向演进，晶圆减薄已经从传统封装中的辅助工艺逐渐发展成为影响器件性能与封装可靠性的关键环节。无论是移动终端中的高集成度芯片、HBM高带宽存储器，还是广泛应用于人工智能计算领域的2.5D/3D封装器件，都对晶圆厚度提出了越来越严格的要求。在许多先进封装方案中，晶圆厚度已由传统的数百微米降低至10
TEM是什么？在半导体制造中有什么作用？
本文将介绍透射电子显微镜（TEM）。 透射电子显微镜（TEM）在半导体制造中扮演着关键角色，其核心原理是利用高能电子束穿透超薄样品，电子与样品发生散射后在成像系统中形成对比度，从而揭示材料的内部结构。与扫描电子显微镜（SEM）主要观察表面形貌不同，TEM更类似于对材料进行“透视”分析，能够回答栅氧厚度、界面粗糙度、接触孔残留、异常相形成以及空洞与剥离等一系列关键问题。 TEM的加速电压通常远高于S
连苹果都成潜在客户？Intel 18A-P 到底藏了多少硬货
原标题：解析Intel 18A-P工艺细节：相比18A有何不同?很适合HPC应用? 关注半导体先进制造工艺的读者应该知道，Intel 18A工艺量产已经有段时间了——Panther Lake(酷睿Ultra 3代)及Clearwater Forest(至强6+)都用上了该工艺;前者相比主要基于TSMC N3的Arrow Lake的性能与能效提升还是有目共睹的。Intel 18A工艺的同家族演
一文了解3D NAND存储芯片发展及工作原理与失效机制
从ITRS到IRDS，半导体路线图正从晶体管微缩转向系统级集成与新材料探索。作为三维集成典范，3D NAND通过垂直堆叠与多值存储持续提升密度，但电荷俘获、横向迁移等失效机制对可靠性提出新挑战，需结合失效建模与预测策略加以应对。 半导体发展概述 国际半导体技术路线图（International Technology Roadmap for Semiconductors, ITRS）由美国半导体工业
湿法刻蚀中的介质层与金属层加工：从SiO₂到金属互连的化学控制
本文主要介绍了湿法刻蚀中的介质层与金属层加工。 湿法刻蚀 在半导体制造工艺中，湿法刻蚀不仅广泛应用于硅材料本身的加工，更重要的价值体现在介质层与金属薄膜的选择性图形化过程中。无论是栅介质、隔离层、钝化层，还是后续互连结构中的金属布线，其表面加工质量都直接决定器件的电学性能与长期可靠性。因此，针对不同材料体系建立具有高选择性、高均匀性以及低损伤特征的湿法刻蚀体系，始终是微电子工艺开发中的重要内容。
什么是Teflon（特氟龙）？
本文主要介绍了什么是Teflon（特氟龙）。 Teflon是什么？ Teflon是聚四氟乙烯（PTFE，Polytetrafluoroethylene）的商品名，由美国杜邦公司（DuPont）注册，现在已经成为这类材料的通用叫法。 化学结构非常简单： 碳链骨架，所有氢原子被氟原子完全取代，这是它一切特性的根源。 Teflon中文俗名有哪些？ | 叫法 | 使用场景 | | 特氟龙 | 最通用，在
键合技术如何让半导体越叠越高
本文介绍了键合及其应用。 在半导体行业追求更高性能、更低功耗的道路上，单纯缩小晶体管尺寸已经越来越难。于是，工程师们换了一个思路：既然横向不能无限缩小，那就纵向堆叠——把不同的芯片像盖楼一样一层层叠起来。这项让芯片“长高”的核心技术，就是键合技术。 键合是什么？芯片界的“强力胶”键合，简单来说就是把两片或多片晶圆（或芯片）永久性地粘合在一起，同时实现它们之间的电气互连。这可不是普通胶水能办到的。
等离子体刻蚀机制：从物理溅射到原子级方向性控制
本文介绍了等离子体刻蚀的刻蚀原理。 在现代半导体制造中，干法刻蚀之所以能够实现高深宽比结构加工与纳米尺度图形转移，其核心并不只是“利用等离子体进行刻蚀”这么简单，更关键的是对等离子体内部不同刻蚀机制的精确调控。等离子体环境本身极其复杂，其中既存在高能离子轰击，也包含大量具有高化学活性的自由基与中性粒子，因此刻蚀过程往往并非单一作用主导，而是物理效应与化学反应共同耦合的结果。不同工艺体系中，两者所占
台积电加速推进CoPoS面板级封装：310×310毫米规格2028年量产
[ ](https://mp.weixin.qq.com/s?__biz=MzkwNjQxMjk2MQ==&mid=2247483746&idx=1&sn=9cc150134392b4c25fd9a15b4b7f1927&scene=21#wechat_redirect) 5月20日消息，半导体代工巨头台积电正全力推进新一代面板级封装技术。 基于德国设备商SCHM
芯片制造前沿技术：原子层刻蚀（ALE）
本文将介绍芯片制造的刻蚀工艺中的原子层蚀刻（Atomic Layer Etching, ALE）。 ALE工艺概述 随着半导体技术的发展，先进芯片的关键尺寸不断缩小，甚至要求具有复杂的三维结构，如FinFET和3D NAND闪存。这些技术的发展对刻蚀工艺提出了极高的要求，特别是在选择比和精度方面。纳米级器件结构对工艺尺寸误差的要求非常严格，一般约为其自身尺寸的10%。例如，宽度为5纳米(nm)的晶
光刻胶：从光学成像到化学放大的图形转化过程
本文将介绍芯片制造的光刻胶。 光刻胶 很多人将光刻简单理解为“用光把图案印到硅片上”，但从材料角度来看，曝光仅仅只是第一步。曝光后的光场进入光刻胶内部后，会在胶层中发生吸收、散射与能量衰减，并诱导光敏组分发生化学变化，形成所谓的“潜像”。这种潜像并不是肉眼可见的结构，而是一种曝光区与未曝光区之间的化学差异。只有经过后续曝光后烘烤（PEB）与显影处理后，这种化学潜像才会真正转变为具有实际形貌的微纳图
Cryo Etching技术介绍
3D NAND垂直堆叠层数攀升，高深宽比刻蚀面临速率与轮廓双重挑战。低温刻蚀技术通过在-100°C左右精准控温，提升刻蚀速率并降低碳足迹，结合人工智能辅助参数优化，成为400层以上存储芯片制造的关键工艺。 随着3D NAND闪存垂直堆叠层数不断增加，制造过程中需要在极小的开口内钻出深度达数十微米、纵横比超过50:1的深沟槽孔。传统刻蚀工艺在应对如此高深宽比结构时面临刻蚀速率下降、轮廓控制困难等挑战
光刻中的rework：什么情况下需要返工，能返几次？
光刻返工是芯片制造中补救涂胶、显影等异常的关键流程，通过去胶、清洗、重新涂胶三步实现。但返工并非无损，每操作一次都会损伤晶圆，先进工艺通常限2次以内，以平衡良率、成本与质量。 在芯片制造的光刻工艺中，谁也无法保证每一次涂胶、曝光、显影都完美无缺。当出现异常时，工程师并不会直接报废整片晶圆——只要条件允许，他们会启动光刻返工流程，把晶圆“洗干净”重新来过。这就像写错字的草稿纸，用橡皮擦掉重写。但这颗
什么是SC-2清洗液？
SC-2是RCA清洗中的关键步骤，专用于去除晶圆表面的碱金属与重金属离子。它利用HCl与H₂O₂的强氧化与络合作用，消除SC-1清洗后残留的金属氢氧化物沉淀，并生成保护性氧化层。 SC-2是RCA清洗体系中的第二道清洗液，全称是Standard Clean 2，由美国RCA公司的Werner Kern在1970年发明，至今仍是半导体晶圆清洗的行业标准。 标准配方（体积比）： HCl:H2O2:H