应力的“记忆术”：SMT如何帮NMOS跑得更快
本文介绍了SMT如何帮NMOS跑得更快。 在芯片制造中，提升NMOS晶体管速度的一个有效方法，是在沟道中引入张应力。应力能改变硅的晶格结构，让电子迁移得更快。但问题在于，传统的应力引入方式——比如在器件上方沉积一层应力氮化硅薄膜——会带来布局依赖效应，不同密度的图形区域应力效果差异很大。 于是工程师发明了应力记忆技术，简称SMT。它的巧妙之处在于，应力源只是“临时工”，用完之后就撤走，但应力效
制造工艺
0人已关注纳米网制造工艺频道 — 提供制造工艺领域最新资讯、技术文章和行业动态。
制造工艺技术
晶圆变“晶方”？AI封装火了，MEMS也能用吗？
本文介绍了方形晶圆的适用场景和优势短板。 近期半导体行业方形硅片批量交付的消息刷屏，不少人疑惑，几十年通用的圆形晶圆为何突然出现方形款，它会不会全面替代圆片，在MEMS 领域又有落地空间？ 晶圆和“晶方” 传统晶圆天生是圆形，硅棒经旋转提拉长成圆柱，切片自然呈圆形，全球整条光刻、清洗、机械手产线也都是围绕圆片设计，一直是芯片前道制造的主流。但随着AI大尺寸GPU、HBM、Chiplet普及，封装
平行缝焊抗盐雾性能
本文主要讲述平行缝焊抗盐雾性能。 腐蚀现象 盐雾试验是一种模拟沿海大气环境对电子器件侵蚀效果的加速腐蚀测试手段。金属或防护涂层会在化学作用与电化学作用的共同影响下，出现持续性损伤破坏，常见腐蚀表现包含表面析出腐蚀沉积物、产生色斑、针孔、蚀坑以及涂层起皮剥落等缺陷。 相关试验研究表明，平行缝焊密封成型的器件，在24小时盐雾环境放置后，焊缝周边区域会出现大面积锈蚀问题（见图1）。且随着盐雾环境暴露时长
光刻工艺的坐标地图：FEM
本文主要讲述光刻工艺的坐标地图FEM。 在芯片光刻中，工程师经常提到“做个FEM”。这其实是光刻工艺调试中最基础也最关键的一步。今天我们就来拆解一下，FEM是什么，以及焦距和能量这两个参数如何决定光刻的成败。 什么是FEM？ FEM是Focus Exposure Matrix的缩写，中文叫焦距能量矩阵。简单说，就是在同一片晶圆上，系统性地改变光刻机的焦距和曝光能量，然后显影，看看哪一组参数刻出来
未来光刻替代技术—NIL技术介绍
本文主要讲述NIL技术。 目光投向EUV光刻之外的技术路线。纳米压印光刻（Nanoimprint Lithography，简称NIL）作为一种有力的补充方案，近期因佳能推出相关设备而备受关注，业界看好其打破传统光刻机垄断的潜力。 原理与工艺差异 传统光刻技术（包括DUV和EUV）的本质是利用光源通过掩模版对光刻胶进行图案化，其分辨率由光源波长决定。工艺流程包括涂布光刻胶、掩模对位、曝
AuSn焊料环平行缝焊
本文主要讲述AuSn焊料环平行缝焊。 原理及方法 AuSn焊料环平行缝焊的核心工艺原理为：设备左右电极轮在电机驱动下，对器件盖板施加恒定压力，使电极轮与盖板接触位置形成稳定接触电阻。与此同时，主电源释放高频脉冲电流，电流通过接触电阻产生大量焦耳热，使局部温度快速升至AuSn焊料环熔点以上，实现焊料熔融。待电极轮移开后，熔融状态的焊料随温度降低逐步凝固，将盖板、AuSn焊料环与器件管壳紧密密封为一体
ADI是什么？有什么作用？
本文主要讲述ADI。 在半导体芯片制造的光刻工艺中，显影后检测（After Development Inspection，简称ADI）是一个关键的质量控制环节。它位于光刻工艺的显影步骤完成之后、刻蚀工艺开始之前，主要目的是确认光刻胶上形成的图形是否符合设计要求。 ADI在光刻工艺中的位置 光刻工艺的基本流程包括涂胶、曝光和显影三个主要步骤。首先在晶圆表面涂上光刻胶，然后通过光刻机将设计图形曝光到光
如何在线检测H2O2浓度？
本文主要介绍了如何在线检测H2O2浓度。 在半导体晶圆厂的湿法清洗中，实现在线（In-line/On-line）检测 H2O2浓度，为了保证制程的稳定性，机台不能停机抽样测试。 一般有两种方法：近红外光谱法 (NIR)和在线自动滴定。 什么是近红外光谱法？ 这是目前所有先进晶圆厂湿法机台的标配。 近红外光（波长通常在780nm - 2500nm 之间）照射到液体时，液体分子内部的化学键（特别是
芯片设计：DTCO如何让工艺和电路一起进化
本文主要介绍了DTCO如何让工艺和电路一起进化。 在先进制程中，单纯靠工艺微缩已经越来越难。工程师发现，很多问题其实是设计和制造“各干各的”造成的：工艺不懂电路的需求，电路也不了解工艺的局限。于是，一种新方法诞生了——DTCO（设计-工艺协同优化）。图片展示的就是DTCO的典型工具流程。它不是单向的“工艺做好→电路设计”，而是从原子级材料一直跑到芯片级布局布线，中间不断反馈、迭代。最底层（Su
平行缝焊焊接质量影响因素（二）
本文介绍了平行缝焊焊接质量影响因素。 焊接速度与焊接热量 现阶段电子设备逐步向轻量化、微型化、多功能化方向迭代，市场对微小型一体化封装管壳，尤其是表面安装型（SM）封装管壳的需求持续攀升。实际生产加工中发现，微小型管壳经平行缝焊加工后，瓷体易出现裂纹缺陷，直接破坏管壳的气密性，造成产品封装失效。 通过有限元仿真技术，可模拟平行缝焊加工过程中不同工艺参数下的管壳热量分布特征，据此优化工艺方案，能够显
PE和EE为什么经常互相甩锅？
在芯片厂里，PE和EE互相甩锅，几乎是制造现场最有生命力的传统项目。 PE，也就是Process Engineer，工艺工程师。EE，也就是Equipment Engineer，设备工程师。 一个管工艺结果，一个管机台状态；一个盯参数、良率、recipe、工艺窗口；一个盯报警、硬件、PM、UPTIME、部件寿命。 表面上看，两边都是为了产线稳定。但一旦异常出现，双方就很容易站到“对面”。 不是因
28nm工艺里的“两套班子”：Core器件和IO器件为何长得不一样？
本文介绍了Core器件和IO器件的结构区别与原因。 在28nm芯片上，工程师会同时制造两种PMOS晶体管：一种是Core器件，用于核心逻辑电路；另一种是IO器件，用于与外界通信的输入输出接口。它们虽然做在同一颗芯片上，但内部结构却有明显差异。 从图片可以清楚看到两者的不同。Core器件追求极致速度，它的栅极堆叠采用了High-k介质加金属栅极，等效氧化层厚度（EOT）薄到只有约1.1纳米。薄的
WBBGA及其细分类型封装工艺介绍
本文主要介绍了WBBGA及其细分类型封装工艺介绍。 WBBGA封装工艺 引线键合球栅阵列（Wire Bonding Ball Grid Array，WBBGA）封装是一种高密度表面贴装封装技术，核心特征为器件引脚全部集中在封装体底部，圆柱状焊球以阵列形式均匀分布，作为封装的I/O接口。相较于QFN封装，WBBGA封装的I/O数量大幅提升，能够满足大规模集成电路芯片的封装需求，适配高性能芯片的研发与
微电子所在面向视觉AI芯片的单片三维异质集成技术领域取得进展
后摩尔时代，传统晶体管“几何微缩”进程持续趋缓，已成为制约高性能AI芯片实现经济性与规模化发展的核心瓶颈。以“韬（τ）定律”为代表的集成电路发展新范式应运而生，其通过3D堆叠多功能芯片，实现系统级延迟降低与等效集成密度的大幅提升。在边缘端，信息处理同样面临时延约束、功耗瓶颈与数据访存开销高等多重挑战，因此采用三维集成架构将传感单元、缓存单元与计算单元垂直堆叠于核心逻辑处理单元之上，构建“感存算一体
RTP如何快速冷却？
本文主要介绍了RTP如何快速冷却。 RTP的价值不只是快速升温，快速冷却同样关键。整个温度曲线必须尖锐，原因： 如果升温快但降温慢--》晶圆在高温停留时间仍然长--》掺杂原子继续扩散，热预算超标--》失去RTP控制热预算的意义 所以RTP要求升温和降温都快，形成一个尖峰状的温度曲线，冷却速率通常要求达到几十到上百°C/秒。 RTP三种散热方式？ 冷却的本质是把晶圆的热量快速带走。 | 传热方式
芯片先进封装的四种：CoWoS、CoPoS、Glass Core与CoWoP
本文将介绍四种芯片先进封装。 在先进封装领域，如何把多颗芯片（比如计算芯片和存储芯片）高效地拼在一起，不同厂商给出了不同的答案。图片展示了四种主流方案，它们在材料、结构和成本上各有取舍。 CoWoS CoWoS是目前最成熟的方案，台积电的拳头技术。它把HBM高带宽内存和逻辑芯片（Logic Die）并排放在一块硅中介层上，硅中介层内部有TSV（硅通孔）实现上下导通，然后再整体贴在有机基板上。硅中介
聚焦软件定义汽车架构变革 长电科技打造系统化车规级半导体封测能力
在全球汽车产业加速迈向智能化与数字化的背景下，软件定义汽车（Software-Defined Vehicle，SDV）正从单一功能升级路径，演进为整车级架构重构的重要方向。与传统汽车软硬件深度绑定的模式相比，SDV通过软硬件解耦，实现功能由软件定义并支持持续OTA升级，推动电子电气（E/E）架构向域集中及中央计算平台转型，使整车在功能迭代效率、系统复杂度和资源利用率等方面实现显著优化。 围绕软件
封装载板设计
本文主要介绍了封装载板设计。 概述 芯片封装载板是衔接芯片与外部系统的核心结构，其设计需兼顾电气性能、散热能力与机械可靠性，三者的协同优化效果直接决定整机系统的运行效率与稳定性。结合主流封装工艺与结构差异，封装载板设计可分为引线框架类封装设计与基板类封装设计两大类别，两类设计的技术要点、流程规范与优化方向存在明显区别。下面对其进行简单介绍。 引线框架类封装设计 现阶段引线框架类封装设计，普遍沿用
影响RTP冷却速率的因素
本文主要介绍了影响RTP冷却速率的因素。 一、热源关断因素 1. 灯的关断速度 冷却的起点是热源消失，灯关断越快，冷却启动越早。 2. 灯的余热辐射 灯关断后灯丝本身还有余温，会残留少量辐射，灯丝热容越小，余热影响越小。 二、辐射散热相关因素 3. 腔壁温度 晶圆靠向腔壁辐射散热，温差越大散热越快： 腔壁温度越低，辐射散热越强，水冷腔壁保持低温，持续吸热，腔壁温度高则散热慢 4. 晶圆发射率（
为什么AI芯片封装开始关注玻璃基板？
这几年，AI芯片越来越火，先进封装也越来越热。以前大家聊芯片，最关心的是几纳米制程、晶体管数量、算力有多强。但现在，一个新的问题开始变得重要： 芯片做出来之后，怎么把它们高效地连在一起？ 这就是封装的问题。 在AI芯片时代，封装不再只是“给芯片套个外壳”，而更像是给一座超级城市修地基、道路、桥梁和供电网络。城市越大，车流越密，道路系统就越关键。AI芯片也是一样，算力越强，芯片之间的数据流动越频繁