Electronic Specialty Gases是什么？在芯片制造中有什么作用
电子特种气体是纯度达到99.999%（5N）以上的特种气体，是半导体、显示面板、光伏等高科技产业制造过程中的关键材料。在集成电路从裸硅片到成品芯片的晶圆制造全流程中，超过一半的工序要用到电子特种气体。芯片制造需经历上千道工序，约70%的环节依赖电子特气。这些气体贯穿薄膜沉积、图形化刻蚀、离子注入掺杂、晶圆清洗等核心工艺，直接影响芯片的性能、良率和可靠性。电子特气堪称半导体工业的“隐形血液”。 电子
制造工艺
0人已关注纳米网制造工艺频道 — 提供制造工艺领域最新资讯、技术文章和行业动态。
制造工艺技术
AI芯片的封装基板越做越大趋势
本文介绍了AI芯片的封装基板越做越大趋势。 从图片可以清楚看到，先进封装的基板尺寸正在快速膨胀。这背后是AI芯片对算力和带宽的无尽渴求。 图(a)是比较“传统”的配置：一颗逻辑芯片加上四颗HBM（高带宽内存），通过中介层连接，再整体贴在积层基板上。这是两年前高端GPU的典型方案，基板尺寸还算适中。 图(b)开始明显变大：逻辑芯片不变，但HBM增加到六颗。更多内存意味着更大的数据带宽，但也意味着
EUV光源为什么要用锡液滴？
EUV光是怎么发出来的？先把锡变成等离子体，用超高功率激光(CO₂ 激光)聚焦轰击锡靶,瞬间把锡加热到几十万度。这么高的温度下,锡原子的外层电子被剥离掉很多个,变成高电离态离子—失去 8~14 个电子,形成 Sn⁸⁺ 到 Sn¹⁴⁺ 这样的多价离子。 再是电子在能级间跃迁 → 发光。这些高电离态锡离子里,还剩的电子处于高能级。当电子从高能级跃迁到低能级时,把能级差以光子形式辐射出来，也就产生了EU
刻蚀选择比不稳怎么办？各向异性、均匀性、残留和过刻逐项确认
本文将介绍刻蚀选择比决定因素和刻蚀不稳定性排除思路。 选择比不稳时，第一反应不要只盯刻蚀速率，更不要直接把功率、时间、气体流量一起改。 很多刻蚀异常看起来都是“没刻干净”或“刻过了”，但真正要分开判断的是三件事：选择比有没有变化；各向异性有没有变差；片内、片间或批次间均匀性有没有漂移。 这三件事对应的排查路径不同。如果混在一起看，很容易把残留、过刻、侧蚀和检测误差都归因到“参数没调好”。 先把
先进封装如何支撑AI芯片的性能跃升
本文将介绍先进封装如何支撑AI芯片的性能跃升。 传统的“大芯片"的局限 在AI芯片的设计中，算力和带宽的竞赛正在把封装技术推向极限。传统的“一颗大芯片搞定一切”的做法已经难以为继，取而代之的是把大芯片拆成多个小芯片（芯粒），再用先进封装拼在一起。这个转变，正在重塑芯片的设计和制造方式。 过去，芯片设计的主流是单片式方案——逻辑、内存控制器、IO接口全部集成在同一颗芯片上，用同一种工艺制造。优点是
存储芯片：从DRAM制程微缩到NAND层数堆叠
本文将介绍存储芯片领域的DRAM和NAND Flash路线。 在存储芯片领域，DRAM和NAND Flash走着两条截然不同的技术演进路线——DRAM在不断缩小线宽，NAND在不停增加层数。图片展示的正是这种并行推进的“双轨制”创新。 DRAM Flash DRAM这边，看的是制程节点。 图片中标注的1α和1β是三星的DRAM制程世代代号，类似于逻辑芯片的“纳米节点”。1α是当时业界最先进的量产
光刻机核心子系统及其功能介绍
本文将介绍光刻机核心子系统及其功能。 光刻机是集成电路制造中最为关键的核心设备，其本质是一台超精密的投影式照相系统，任务是将掩模版上的微纳电路图形以极高保真度“印刷”到涂有光刻胶的硅片上。 衡量光刻技术等级和经济性的主要指标有三项：分辨率，即光刻机能够转印的最小极限特征尺寸；套刻精度，即本层图形预定位置与实际转印位置之间的偏差；产出率，即每小时处理的衬底片数量。围绕这三项核心指标的实现，光刻机集成
一只MOS晶体管是如何制造出来的？
本文将介绍制造MOS晶体管的工艺流程。 理解MOS工艺，关键并不在于记住多少层氧化膜、多少块掩膜版，而在于弄清楚每一道工序如何影响晶体管的导通、关断和可靠性。 MOSFET如何控制电流 以n沟增强型MOSFET为例，器件通常形成在p型硅衬底上，两侧为重掺杂n型源区和漏区，中间由栅介质与栅极覆盖。 当栅源电压为零时，n⁺源区与漏区之间仍被p型衬底隔开，尚未建立连续的n型导电路径，因此器件基本处于关
半导体电子束量测与检测技术介绍
本文将介绍半导体电子束量测与检测技术。 从光学到电子束 在半导体制造领域，对微观结构的观测能力直接决定了芯片制造的精度与良率。随着芯片特征尺寸不断缩小，传统光学观测手段逐渐逼近其物理极限。根据瑞利判据，光学系统的分辨率受限于照明光源的波长。 为了突破这一瓶颈，物理学界借助德布罗意“波粒二象性”理论，将电子波动的属性应用于材料观测。电子显微镜将电子源作为光源，通过电磁场加速和偏转带电电子，使其与待测
CMOS制造流程与关键工艺约束
CMOS 工艺是集成电路核心技术，核心是在同一块硅片上集成 NMOS 和 PMOS。本文梳理其核心流程，聚焦工艺复杂度、尺寸偏差、锁定效应、静电保护四大关键问题，解析行业应对策略。 CMOS工艺 CMOS工艺的重点，是在同一块硅片上同时做出NMOS和PMOS，常见做法是先在n型衬底中形成p阱，作为NMOS的体区；PMOS则直接做在n型区域中。 接着划分有源区和隔离区，并在有源区表面形成栅氧化层和
TaC涂层是什么？在半导体制造中有什么作用？
碳化钽（TaC）涂层凭借超高温稳定性与优异化学惰性，成为半导体高温工艺的关键防护材料。本文解析其 CVD 制备工艺，聚焦 SiC 长晶、GaN/SiC 外延等核心应用场景，梳理行业需求逻辑与国产替代趋势。 碳化钽（TaC）属于超高温陶瓷材料，熔点高达约3880℃，密度约13.9g/cm³，热导率约22W/(m·K)，热膨胀系数约6.3×10⁻⁶/K，对硅蒸汽、氢气、氨气等具有突出的化学惰性。碳化
玻璃基板、玻璃载板、玻璃中介层、玻璃核心基板有什么区别？
先进封装领域玻璃相关名词极易混淆：玻璃基板、玻璃载板、玻璃中介层、玻璃核心基板。四者属于包含、功能分层关系，并非等同替代关系。本文以城市交通类比清晰划分定义、功能定位与工艺侧重点，厘清行业常见混用误区。 最近讲先进封装，经常会看到几个词：玻璃基板、玻璃载板、玻璃中介层、玻璃核心基板。 它们听起来很像，好像都是“把玻璃用到封装里”。但如果不区分清楚，很容易把材料、结构和封装功能混在一起，最后得出一
RDL电镀厚度不均，先查光刻开口、电流密度还是搅拌条件？
先进封装 RDL 铜电镀厚度不均诱因复杂，包含光刻图形、种子层、电场、传质、药液多维度因素，不可盲目调整电流与电镀时长。文中给出标准化排查逻辑：先通过厚度 Map 判定不均类型，再按光刻开口→种子层→电流参数→搅拌槽液的顺序定位根因。 RDL电镀厚度不均时，不建议第一步就把电流调大，也不建议直接延长电镀时间。 厚度不均通常不是单一参数造成的。它可能来自图形开口、电流分布、种子层状态、槽液传质、添
从硅片到芯片：集成电路制造全流程解析
集成电路制造是数百道精密工艺协同的复杂工程，核心是在硅晶圆上通过重复循环构建晶体管与互连网络。本文从晶圆制备、光刻、沉积刻蚀、掺杂改性到互连封装，拆解芯片制造全流程，解析各环节核心原理与技术难点。 从一片硅到一枚芯片：集成电路制造究竟经历了什么？ 一枚集成电路看似只是面积有限的硅芯片，其内部却可能集成数以亿计乃至数百亿计的晶体管，以及规模庞大的金属互连网络。如此复杂的结构并不是一次加工完成的，而
钨塞W-plug是干什么用的？
钨塞是什么？ 钨塞（Tungsten Plug，业内常简称为 W-plug）是半导体集成电路制造中，用于实现晶体管器件层与上方金属互连层之间垂直电气连接的圆柱形微观金属导体。 在芯片的物理架构中，它主要位于中道工序（MOL, Middle-of-Line）的接触孔（Contact）层。通俗来说，晶体管的源极、漏极和栅极深埋在底层的硅基底上，而负责传输信号的铜布线（M1, M2...）悬浮在上方介质
钨塞（W-plug）是怎么做的？
本文介绍了钨塞（W-plug）的制造流程。 钨塞制造的标准流程是： 刻蚀接触孔/通孔 → 沉积阻挡/粘附层（Ti/TiN）→ 沉积钨成核层 → CVD 主体填钨 → CMP 平坦化 第一步：刻蚀接触孔 / 通孔（Contact / Via Etch） 在介质层（通常是二氧化硅或低介电材料）上，通过光刻定义位置，再用等离子体刻蚀打出又深又细的孔，露出下面要连接的部位——如果是接触孔，露出的是晶体
玻璃基封装载板，到底是不是“玻璃做的 PCB”？
本文介绍了玻璃基封装载板。 最近，半导体圈里“玻璃基封装载板”很火。很多人第一反应是：这不就是把 PCB 的材料从树脂换成玻璃吗？是不是可以理解成“玻璃做的 PCB”？ 这个说法有一点像，但也很容易误导。 更准确地说：玻璃基封装载板不是普通 PCB 的玻璃版，而是先进封装里的“高精度芯片地基”。它和 PCB 都负责连接电信号，但服务对象、加工精度、结构层级和产业门槛完全不同。 一、为什么大家会
芯片设计与制造中提到的Corner以及SS/TT/FF是什么？
本文介绍了芯片设计与制造中提到的Corner以及SS/TT/FF。 在芯片制造领域，Corner（工艺角）这一概念用于定量刻画因制造工艺导致的个体间性能差异。芯片制造时，如掺杂 (doping) 浓度、扩散 (diffusion) 深度、刻蚀 (etch) 程度，退火 (anneal) 这些工艺偏差，会使不同批次芯片或同一批次的不同晶圆，甚至同一晶圆上的不同die，都会在性能上产生variati
界面结合材料
本文介绍了界面结合材料。 概述 界面结合材料是一类可实现芯片与载板、芯片与芯片、芯片与热沉之间连接与黏结的功能性材料。为满足工业芯片封装的高标准、高可靠性要求，界面结合材料需具备多项核心技术特性：具备高机械强度，可抵御封装与服役过程中的各类机械应力；拥有优异的化学稳定性，能够耐受复杂环境侵蚀、避免材料失效；同时可根据应用需求具备导电或导热性能，优化电子器件整体工作性能。 除此之外，界面结合材料的
钴在半导体制造中的应用
文章来源：Tom聊芯片智造 原文作者：Tom 本文介绍了钴在半导体制造中的应用。 钴（Co）在半导体制造里的应用比很多人想象的要广，而且是随着制程推进逐步扩大的。它不只是"下一代互连金属"，在硅化物、接触、互连、衬垫层、甚至磁性存储等多个环节都有关键作用。 局部互连（Local Interconnect / MOL） ——先进节点应用 背景：在器件层和上层铜互连之间，有一层中段制程（MOL, Mi