PI六自由度磁浮平台瞄准混合键合设备
磁浮平台正从极紫外光刻扩展到先进封装混合键合。PI展示六自由度磁浮平台，用于裸片到晶圆混合键合，可控制位置、倾斜并感知键合力，计划约两年内导入客户设备。
制造工艺
0人已关注纳米网制造工艺垂直频道，深度聚合制造工艺领域的硬件电路架构、核心芯片选型参数对比、工程调试案例与产业前沿趋势。 近期收录：《PI六自由度磁浮平台瞄准混合键合设备》、《三星电子将于2030年底前退出8英寸晶圆代工》等共 209 篇专业内容。
制造工艺技术与资讯列表
三星电子将于2030年底前退出8英寸晶圆代工业务
三星电子已通知客户，将于2030年底前关闭全部8英寸晶圆代工产线，并将资源转向12英寸先进制程。韩国芯片设计公司正紧急寻找替代产能，但可用产能有限，转线也面临成本与认证压力。
AI芯片如何从材料端重塑半导体制造
AI芯片需求推动半导体制造与封装升级。文章指出，先进芯片对设备部件和材料提出更高要求，先进陶瓷等材料工程可在耐热、等离子体、磨损和复杂结构方面提供支撑，封装也从保护转向性能优化，成为系统设计的重要环节。
莫仕成都设施展示本地工程与制造创新缩短开发周期
莫仕成都设施拥有约3000名员工，具备注塑、电镀、冲压和组装等能力，支持汽车与数据通信等业务。该设施设计与制造的MX-DaSH模块化连接器已用于中国2026年车型。
慕尼黑工业大学与印度理工坎普尔分校：自热和寄生效应挑战多层CFET缩放
德国慕尼黑工业大学与印度理工学院坎普尔分校研究人员发表论文，研究自热效应及中段、后段互连寄生对多层CFET设计的影响，并比较四层与传统两层CFET。研究采用经实验校准的TCAD模型，仿真热分布与温度剖面，提取互连寄生RC网络。
鲁汶大学等：干沉积抗蚀剂在EUV与电子束曝光下色调行为不同
鲁汶大学、群山大学、布鲁塞尔自由大学及比利时微电子研究中心（imec）等机构研究人员发表论文，报道一种全干法沉积的卤化非晶沸石咪唑骨架（a-ZIF）抗蚀剂，在电子束与极紫外光刻中表现出明显的辐照源依赖色调转换，可用于下一代半导体先进图形化工
应用材料与英特尔合作加速AI驱动计算的芯片制造创新
应用材料公司与英特尔合作，在硅谷EPIC中心和俄勒冈研发园区推进下一代晶体管、互连与先进封装技术，缩短AI芯片和系统上市时间。合作覆盖前后道互连微缩以及Foveros 3D堆叠，以提高互连密度、供电和散热性能，加速从实验室到大规模制造。
芯片制造的气体清洗：不用等离子体，温度一变就把晶圆洗得干干净净
本文将介绍非等离子体干法刻蚀用于清洗。 在芯片制造的微观世界里，晶圆表面的清洗与刻蚀是决定良率的关键。传统的湿法清洗容易导致微观结构倒塌，而常规的等离子体干法刻蚀，虽然精准，但高能离子的物理轰击难免会给晶圆带来损伤。那么，有没有一种方法，既能保持干法的精细，又能像湿法一样温和？最近备受瞩目的“非等离子体干法刻蚀”技术，正是打破这一僵局的破局者。 低温化学氧化物去除（COR） 这套工艺的核心，是一
光刻胶形貌异常的成因与控制
本文将介绍光刻胶形貌异常的原因，以及解决手段。 线宽均匀性关注的是图形尺寸的一致性，而光刻胶形貌则关注图形本身的截面形状是否正常。在实际工艺中，光刻胶形貌异常会直接影响后续刻蚀或离子注入的图形转移质量，因此识别和控制这些异常至关重要。 侧墙倾斜角 侧墙倾斜角指的是光刻胶侧壁偏离垂直方向的程度。产生倾斜角的一般原因是进入光刻胶底部的光比顶部的光弱，这是由于光刻胶对光的吸收造成的。解决的方法一般通过减
从28nm到A14：芯片工艺的“追更”之路，每一代都在卷什么？
本文将介绍从28nm到A14（约1.4nm）的演进路径。 在半导体行业，每一代工艺节点的跨越都像是一场精密到原子级别的“极限挑战”。最近的一份技术总结，清晰地勾勒出了从28nm到A14（约1.4nm）的演进路径——这不仅是数字的缩小，更是整个制造体系的重构。 金属间距 摩尔定律的真实标尺工艺节点的数字常常让人迷惑——所谓的“5nm”、“3nm”早已不是某个具体尺寸。真正的物理标尺，是后段互连中的金
FinFET SRAM的器件结构与制造要点介绍
本文介绍了FinFET SRAM的器件结构与制造要点。 本篇聚焦于FinFET SRAM的器件结构与制造要点。SRAM（静态随机存取存储器，static random access memory）在逻辑芯片中作为高速缓存使用，通常是芯片上密度最高、尺寸最小的电路单元，因此常被用作新工艺节点开发的测试载体。 SRAM单元电路与版图结构 SRAM存储单元由两个交叉耦合的反相器（inverter）和两个
Charge Trap与Floating Gate
本文介绍了Charge Trap与Floating Gate。 本期聊聊两种主要的NAND 技术路线，以及国际大厂阵营的分类。 在实现真正的 3D NAND 量产之前，各类技术研讨会上已经对多种 3D NAND 方案开展了长达十年的研究。涉足该领域的存储企业主要包括东芝、三星、英特尔、海力士和美光。 研发 3D 技术的核心目标是降低每比特成本、提升芯片密度，同时不必缩小二维光刻工艺节点。下图 汇总
MEMS制程全流程梳理：从裸晶圆到微结构芯片完整工序
本文介绍了MEMS制程全流程。 提到芯片，大多数人首先想到的是CPU、存储这类集成电路芯片。但在我们身边，还有一类看不见却无处不在的芯片——MEMS微机电系统芯片。 手机里的陀螺仪、加速度计、麦克风，智能汽车的压力传感器、惯性导航元件，投影仪的微镜阵列，甚至医疗设备的微型传感探头，核心都是MEMS芯片。 和传统IC芯片只做电路加工不同，MEMS芯片的核心是在晶圆上制造微米级、三维立体的机械结构，既
FinFET的HKMG工艺介绍
本文主要讲述FinFET的HKMG工艺介绍。 虚设栅极的去除与沟槽形成 源漏外延和退火完成后，沉积层间介质层（inter-layer dielectric，ILD）并进行化学机械抛光（chemical mechanical polishing，CMP），直至暴露虚设多晶硅栅极顶部。这一步骤的终点控制至关重要——如果抛光不足，虚设栅极顶部残留介质层，后续去除工艺无法进行；如果过度抛光，则可能损伤虚设
芯片研磨后的清洗
本文主要讲述芯片研磨后的清洗。 在芯片制造的CMP（化学机械抛光）之后，晶圆表面看起来光洁如镜，但实际却狼狈不堪——抛光液残留、金属离子污染、有机杂质、微细颗粒，全都牢牢粘在表面。如果不彻底洗干净，后续光刻、沉积、刻蚀的良率会直接崩盘。CMP后的清洗，是晶圆从“磨完”到“能用”之间必经的一道生死关。 软垫化学机械抛光和双面刷洗属于强物理清除手段，靠剪切力把颗粒从表面“刮”下来。软垫抛光用旋转的软质
热扩散是被淘汰的古老工艺吗？
本文介绍了热扩散工艺。 提到芯片制造，大家往往第一时间想到光刻机，而在掺杂环节，现代逻辑芯片早已普及了更为精准的离子注入技术。相比之下，热扩散这个听起来颇具年代感的词，似乎早已被扫进了历史的垃圾堆。但如果把视线从追求极致纳米工艺的CPU转移到微观机械世界MEMS（微机电系统），你会发现这项古老的工艺非但没有消失，反而是制造压力传感器、加速度计乃至高端硅电容器的幕后功臣。 热扩散的原理其实非常朴素，
FinFET的器件结构与基本工艺流程
本文介绍了FinFET的器件结构与基本工艺流程。 这篇文章转向逻辑器件领域，介绍鳍式场效应晶体管（fin field-effect transistor，FinFET）——目前先进逻辑芯片中广泛采用的三维器件结构。与DRAM和3D NAND通过电容或电荷存储层来保存数据不同，FinFET属于逻辑器件范畴，其核心功能是提升晶体管的开关速度和能效。 平面MOSFET遇到的瓶颈 在平面MOSFET中，沟
FOCoS：把芯片“扇”出去的新型封装方案
本文介绍了FOCoS怎么把芯片“扇”出去的新型封装。 随着AI芯片对带宽和集成度的要求越来越高，封装技术也在快速迭代。FOCoS就是其中一种很有代表性的方案。它的全称是Fan-Out Chip on Substrate，中文可以理解为“扇出型芯片贴装于基板”。 FOCoS的核心特点是用RDL（重布线层）来替代硅中介层。在传统的CoWoS方案中，芯片通过一块带有TSV的硅中介层实现互连；而FOCo
为什么越先进的制程漏电越严重？
本文介绍了越先进的制程漏电越严重的原因。 "先进制程"的本质就是把晶体管做得越来越小。缩小的时候，晶体管的各个尺寸都在变： 沟道长度变短（源极到漏极的距离缩短）； 栅氧化层变薄（栅极和沟道之间的绝缘层变薄）； 工作电压降低（为了省功耗、防击穿）； 阈值电压降低（跟着工作电压降）； 掺杂浓度提高； 晶体管数量暴增（同样面积塞更多）； 问题就在于——上面这几个变化，每一个都会从不同角度加剧漏电。 原
SRAM 微缩——从 FinFET 瓶颈到 CFET 垂直堆叠
本文介绍了SRAM 微缩。 过去，SRAM bitcell 的密度提升主要依赖于光刻技术的迭代，即通过持续缩小 contacted poly pitch（CPP）与 metal pitch（MP）来压缩单元面积。 然而，随着工艺节点推进至纳米尺度，短沟道效应、工艺波动及寄生参数等非理想因素显著加剧，单纯依靠几何微缩的成本与复杂度陡增。 在摩尔定律逼近物理极限并遭遇能效墙（power wall）的双