5分钟IN科普 | 芯片如何“更上一层楼”？我们来看这项封装技术！
随着AI芯片对先进封装的需求增长，英特尔提供的EMIB 2.5D封装解决方案，正获得越来越多厂商的青睐。这项技术通过硅桥实现了芯粒（Chiplet）在水平方向的紧密集成，从而在单个封装内组合更多芯片，打造出算力更强大的产品。在EMIB之外，英特尔也提供Foveros-S硅中介层技术和Foveros-R重布线层（RDL）技术。 在实现了水平的“横向扩展”之后，我们能否在垂直的“纵向维度”上也实现集成
制造工艺
0人已关注纳米网制造工艺频道 — 提供制造工艺领域最新资讯、技术文章和行业动态。
制造工艺技术
Negative Tone Development (NTD)介绍
本文主要讲述NTD（负显影）。 在半导体光刻工艺中，传统正性胶配合碱性水溶液显影（即正显影，PTD）是主流技术。然而，随着工艺节点不断缩小，使用正显影来印刷小尺寸沟槽和通孔变得更具挑战性，因为这类图形通常需要暗场掩模，其光学图像对比度较差。 负显影（Negative Tone Development，NTD）是一种相对较新但至关重要的显影技术。它使用非极性有机溶剂作为显影液，选择性地溶解并去除未
玻璃熔封简介
本文主要讲述玻璃熔封。 概述 玻璃熔封(Glass Melting Sealing)又称低温玻璃熔封、黑瓷封装。该工艺是在黑瓷基座和盖板上预制玻璃胶，并采用低温玻璃将引线框架预烧在黑陶瓷基座上，烧结或粘结芯片后，用夹具定位黑瓷基座和盖板后，即可通过链式炉等烧结设备完成熔封。 黑瓷封装从20世纪90年代开始在我国发展起来，与塑封、陶瓷封装和金属封装不同，采用玻璃熔封实现气密封装，具有特殊的历史意义。
CFET cells - FEOL、BEOL 和背面互连的介绍
本文主要讲述CFET cells。 在现代半导体技术中，随着工艺节点的不断缩小和对性能、功耗的严格要求，CFET（Complementary FET） 技术逐渐成为一个研究热点。CFET 是基于互补型场效应晶体管（CMOS）技术的创新，采用了垂直集成的结构，有效提高了集成度和性能。为了实现CFET技术的全面应用，前端工艺（FEOL）、后端工艺（BEOL）以及背面互连（Backside Interc
软基材上的引线键合技术
本文主要讲述软基材上的引线键合技术。 传统的厚膜混合电路使用陶瓷基板，键合焊盘直接在陶瓷基材上涂覆一层Au或者Ag（合金）厚膜层。与陶瓷封装上的键合相比，这不会引入更多特定问题。因此，采用最佳的冶金系统和键合程序，可以获得高良率（≤50ppm缺陷）。然而，其他塑料基材（PCB、BGA和SIP等）可能会引入重大的键合问题，这些基材是由常见的玻璃纤维或其他填料层压形成的环氧类聚合物，在其玻璃化转变温度
一颗芯片，三种“人格”：BCD技术如何融合CMOS、DMOS和BJT
本文主要讲述BCD技术如何融合CMOS、DMOS和BJT。 在电源管理芯片的世界里，有一项技术被誉为“瑞士军刀”——它就是BCD工艺。BCD这个名字，其实是三种半导体器件的缩写：Bipolar（双极型晶体管）、CMOS（互补金属氧化物半导体）和DMOS（双扩散金属氧化物半导体）。为什么要把这三种器件塞进同一颗芯片？它们各自扮演什么角色？工艺上又有什么不同？今天我们就来拆解这颗“三合一”的神奇芯片。
芯片生产中的Pirun是什么？有什么作用？
本文主要讲述芯片生产中的Pirun是什么，有什么用。 Pirun的基本概念与作用 在半导体晶圆厂（Fab）中，Pirun是Pilot Run的简称，指试生产或小批量生产。具体而言，它是在正式大规模量产之前，使用少量晶圆进行的一批小规模测试生产。这一环节的核心目的，是在可控的小范围内验证工艺的稳定性，确认新的工艺流程是否能满足要求，从而在正式大批量投产前及时发现并调整问题，降低经济损失。与常规的Mo
基于互连层的2.3DIC集成
本文主要讲述基于互连层的2.3DIC集成。 基本结构 图1为高密度有机混合基板上芯粒异质集成的俯视图和截面图。它由4个主要部分组成:①含微凸点的芯片;②精细金属L/S RDL基板或有机转接板(约37um厚);③互连层(约60um厚);④HDI印制电路板(PCB)(约1mm厚)，如图2所示。 测试芯片 使用的测试芯片如图3所示。可以看到，大芯片(芯片1)的尺寸为10mm×10mm×150um，其
扫描电镜中二次电子掺杂衬度的物理机制
本文介绍了扫描电镜中的二次电子掺杂衬度的物理机制。 二次电子（SE）发射强度是扫描电子显微镜（SEM）进行样品形貌表征时最常使用的信号，借助现代场发射电子源与高灵敏度探测器，高端SEM已可稳定实现亚纳米级的空间分辨率。 然而，SE信号在形貌表征中的压倒性应用，长期掩盖了其对材料本征物理属性的敏感响应能力，包括功函数、电子阻止本领以及电子平均自由程等。尤其值得关注的是，相邻区域之间的功函数差异可以被
聚合物基板的材料性能对引线键合的影响
本文介绍了IC芯片中聚合物基板的键合效果优化。 研究发现，在IC芯片上的有源区内进行热超声键合的最佳聚酰亚胺具有最高的弹性模量E，弹性模量即应力除以应变且需低于弹性极限。这一材料性能与聚合物的刚性相关，因此键合过程中材料形成的凹杯或压痕也与弹性模量有关。对于各向异性材料，压缩模量能更好地反映柔软性，但拉伸模量通常是唯一可测量的模量特性。键合过程中，无支撑的焊盘和聚合物的总形变见图1，这种形变会吸收
硅片热氧化工艺的分类和原理
本文介绍了硅片的热氧工艺与退火。 为什么要给硅片“氧化”？ 纯硅本身并不绝缘。要让电流在该走的时候走、不该走的时候停，必须在特定区域形成绝缘层。二氧化硅恰好是完美的天然选择：它与硅的晶格匹配良好、击穿强度高、化学性质稳定。氧化层在芯片中扮演三种角色： 栅介质：MOS晶体管中控制沟道开闭的核心绝缘层，厚度可薄至1-2纳米（仅几层原子）。 隔离层：像“围墙”一样隔开不同器件，防止电流串扰，典型
什么是固液互扩散键合（SLID Bonding）？
本文介绍了固液互扩散键合的基本原理、材料体系和优势。 固液互扩散键合基本原理？ SLID 全称 Solid-Liquid Interdiffusion Bonding，中文也叫瞬态液相键合，核心思路是： 用低熔点金属在较低温度下液化，与高熔点金属互扩散形成金属间化合物，而这个化合物的熔点远高于最初的键合温度。 材料体系？ 低熔点金属：常用的有锡 (Sn) 和铟 (In)。 高熔点金属：主要使用
细节距键合技术及相关问题
本文介绍了细节距键合的定义和可靠性与测试。 细节距球形键合 2008年生产的大多数器件的针脚数仍然很少（<100），用于这种球形键合的键合焊盘节距仍在80~100μm范围内。但是，目前制造的高端器件的主流节距为40μm，后面的图5给出了一个类似细节距球形键合的示例，而且35μm节距球形键合的器件在2008年就接近批量生产了。下图1给出了一个使用25μm线径Au丝在70μm节距上进行球形键合的
TC Wafer 与 RTD Wafer 都是什么？怎么选择？
本文介绍了TC Wafer 与 RTD Wafer的定义与作用 在半导体制造过程中，晶圆在工艺腔室内的真实温度变化直接影响芯片良率。测温晶圆通过将测温元件直接嵌入真实晶圆，能够深入腔室实地测量，提供最贴近生产的温度数据，成为工艺调试与设备验证的可靠依据。 共同作用 无论是 TC Wafer 还是 RTD Wafer，其核心目标均是发现工艺中的“热点”或“冷点”，保证每片晶圆的一致性，最终提升良率。
什么是光学级单晶硅材料
本文介绍了光学级硅的物理性质、制备工艺与应用。 提起硅，人们首先想到的大概是芯片和计算机。没错，今天的数字世界确实建立在硅基集成电路之上，硅作为半导体材料的地位无可撼动。但若你以为硅的能力仅限于此，那可小看了这个占据地壳四分之一以上的元素——当光遇上高品质的硅，一场精彩的光电协奏曲便在红外波段中悄然奏响。这就是光学级硅材料的世界。 那么，为什么偏偏是硅？硅的带隙约1.12 eV，意味着它对波长超过
IGBT：电力世界的“智能开关”
在电力电子领域，有一个器件被誉为“功率半导体之王”——IGBT。它的全称是绝缘栅双极型晶体管。从高铁飞驰、电动汽车奔跑，到变频空调制冷、光伏发电并网，背后都离不开IGBT的默默支撑。 一、IGBT是什么？它如何工作？ IGBT本质上是一种电压控制的高速功率开关。它的名字已经揭示了其结构：绝缘栅（像MOSFET那样用电压控制）加上双极性晶体管（像BJT那样导通大电流）。简单来说，IGBT把MOSF
引线键合良率相关问题
本文主要介绍了引线键合良率相关问题。 封装相关的键合良率问题 相关研究已系统探讨了不同封装类型对键合良率的影响，以及键合良率与引线框架夹持状态的依赖关系。研究发现，硬质陶瓷封装的键合效果最佳，而小尺寸封装的键合良率相对较差，核心原因可能是小尺寸封装难以实现稳定有效的夹持。引线框架与封装夹持状态会影响键合良率，这是行业内长期公认的结论，夹持不良的封装会通过共振（振动）导致超声能量无法集中在键合界面区
什么是单晶硅的扭晶现象
本文主要介绍了什么是单晶硅的扭晶现象。 什么是晶体扭曲？ 等径生长阶段硅单晶以均匀直径生长，其生长时间占晶体生长全周期的 80% 以上，该阶段所生长的晶体直径近似相等、成分均匀、结构完整、缺陷较少，是晶体生长的主要阶段。 等径精度越高，晶体的质量越好。 然而，在拉晶实验中观察到，当提拉速度较快，等径生长的晶体没有按照圆柱形轴对称的晶格结构生长，出现扭曲生长或者螺旋生长的现象，这种现象称为晶体的“
芯片设计中的版图效应
本文介绍了芯片设计中的版图效应。 为了降低成本和提高性能，芯片尺寸一直在不断缩小。密度的增加是通过推动器件尺寸和缩小图案尺寸来实现的。随着CMOS缩放扩展到28nm技术，晶体管不再以其宽度和长度来充分表征，而是进一步取决于其他版图几何参数和周围的邻域。因此，布局依赖效应 （LDE） 成为一个严重的问题，不容忽视。 LDE, Layout Dependent Effect 就是“版图相关效应”或“布
刻蚀形貌由什么决定的？
本文主要介绍了刻蚀形貌由什么决定的。 在芯片制造的纳米雕刻中，刻蚀工艺不仅仅是“挖掉”不需要的材料，更要挖出特定形状的轮廓。这些轮廓——是笔直的矩形，还是上宽下窄的正梯形，或是上窄下宽的倒梯形——直接决定了后续金属填充的质量、晶体管的性能，甚至整个芯片的良率。那么，工程师们是如何在纳米尺度上操控这些形状的呢？ 一、刻蚀形貌的三种基本形态 在刻蚀工艺中，形貌通常分为三种典型形态： 矩形（各向异性）