封装载板应用的连接方式与分类
本次简单介绍芯片（IC）与封装载体（Substrate）与PCB之间最主流的几种互联方式。 正面（TOP面）连接：指芯片（IC）与封装载板（Substrate）之间的连接方式，位于整个载板的上层，是芯片内部信号与封装载体交互关键位置，用于将芯片功能引出。 背面（BOT面）连接：指封装载板（Substrate）与印刷电路板（PCB）之间的连接方式，位于载板的下层，是封装后的载板与外部电路系统对接的位
制造工艺
0人已关注纳米网制造工艺频道 — 提供制造工艺领域最新资讯、技术文章和行业动态。
制造工艺技术
芯片制造“核心工艺”完全指南
IC芯片半导体工艺制造技术作为集成电路产业的核心支撑，其发展始终围绕高性能器件研发与工艺精度提升展开，形成涵盖硅片制备、氧化、光刻等关键环节的完整技术体系。 硅片制备 硅片制备作为工艺起点，以硅石与高纯度碳为原料，经高温电炉还原生成冶金级硅后，通过三氯氢硅提纯与Czochralski晶体生长法或悬浮区熔单晶生长法实现单晶硅制备。硅片加工流程包含滚切、定向、腐蚀损伤层、切片、倒角、初抛、精抛等十二道
电子考古一枚半个世纪前由苏联造的二极管：Д2Ж
在硅管一统天下的今天，锗点接触二极管早就成了电子圈的“老古董”。 最近看到一组照片，是关于苏联新西伯利亚半导体厂的锗点接触二极管，型号为Д2Ж（D2ZH）。 以下照片来自德国Richi实验室。 这枚冷战时期的老管子，内部结构比想象中更有讲究。 先简单认认这枚管子。Д2Ж，转写过来就是D2ZH或者D2Ž，是前苏联新西伯利亚半导体厂量产的锗点接触检波二极管，属于经典的D2系列。 这个系列一共分7个
微电子所在DRAM刻蚀工艺三维仿真方向取得重要进展
随着DRAM制程不断微缩，有源区鳍形结构的刻蚀形貌控制成为提升良率的关键瓶颈。产业界普遍观察到wiggling AA效应，即鳍状结构出现非均匀侧壁与弯曲畸变，严重降低电容效率与器件可靠性。然而，其物理根源长期不明，缺乏系统的表征与机理模型，导致刻蚀工艺难以精准调控。 针对上述挑战，中国科学院微电子研究所EDA中心陈睿研究员与先导中心李俊杰正高级工程师、闻静高级工程师、维也纳工业大学Lado Fil
从缺陷检测到良品预测，英特尔如何在先进制造中大规模应用AI技术
英特尔的AI战略侧重于运营规模、生命周期管理以及全厂范围的部署。 AI已经融入半导体制造环节，在检测工具、统计过程控制和良率分析等方面提供支持。因此，AI在半导体行业并非从无到有的新生事物，但其角色正在发生变化。随着设备架构日益复杂、制程工艺窗口不断收窄，AI正逐渐成为支撑先进晶圆厂持续运行的核心基础设施的一部分。 在英特尔代工，这一转变在内部被描述为从孤立的分析转向该公司所称的“大规模应用智能”
半导体硅片包装与工装用具
本文介绍了半导体硅片包装与工装用具。 硅抛光片的洁净包装 硅抛光片的洁净包装作为半导体制造最后一道质量屏障，其技术体系已从基础防护向智能可控、绿色可持续方向深度演进。当前行业普遍采用的三层包装方案——包装盒、内层包装袋、外层复合膜袋——在洁净室分级环境下实现全流程污染防控，确保硅片开箱后可直接进入IC工艺线，无需二次清洗。 具体操作中，1级或10级洁净室完成硅片入盒与盒体密封：合格硅抛光片置入适配
Fab中的PIE工程师介绍
本文介绍了Fab中的PIE工程师。 PIE岗位定义与核心价值 工艺整合工程师（Process Integration Engineer，简称PIE）是半导体晶圆制造工厂中的关键角色。PIE并不直接设计芯片，也不单独操作某一类工艺设备，而是负责将光刻、刻蚀、薄膜沉积、离子注入、化学机械抛光等众多工艺步骤有效集成，确保不同工艺模块之间能够兼容并协同工作，从而保证最终芯片的性能、质量和良率。在芯片制造的
芯片贴片前需要烘烤，为什么？具体有哪些注意事项？
最近遇到一个问题，公司有一批存放时间超期的IC物料，因为不想浪费想要用掉，需要给出是否能用的意见，风险有多大。 一般来说，这种情况可以直接让供应商给出意见，我们照着做就好。不过问题既然遇到了，并且当下网络资源这么发达，于是花了些时间，具体看了看超期物料如果要使用的话，到底需要怎么处理，有哪些注意事项，系统性做个总结。 芯片有保质期吗 第一个问题，存放好几年的芯片，为什么需要特别处理呢？是因为芯片有
封装载板制造特殊工艺——Via Post工艺
本文主要讲述Via Post工艺。 Via Post Coreless（无芯铜柱法工艺） Via Post 铜柱法无芯工艺，为越亚半导体（ACCESS）自研专利技术。作为国内早期布局IC封装载板量产的企业，越亚率先打破海外技术垄断，也是全球首批依托自主专利「铜柱增层法」，实现无芯IC封装载板规模化量产的厂商。 该工艺核心为越亚自主研发的干膜导通层控制技术，通过自孔底向上电镀成型铜柱导通孔，无需业界
给晶体管上紧发条：外延应力如何提升芯片性能
本文主要讲述外延应力如何提升芯片性能。 在追求更高性能的征途中，工程师们发现了一个免费午餐——应变硅技术。通过在特定区域引入晶格应力，可以显著提升载流子的迁移率，从而在不缩小尺寸的情况下提高晶体管的驱动电流。其中，选择性外延生长是施加应力的核心手段。那么，应力是如何从外延层“传递”到有源区（AA），又是如何改变晶体管电性的呢？ 应力从何而来：外延层的“原子尺码不匹配” 应力的源头，在于两种材料原
常见的封装失效现象
本文主要讲述常见的封装失效现象。 金线偏移 金线偏移是封装环节中最为常见的失效形式之一，IC元器件往往因金线偏移量超出合理范围，导致相邻金线相互接触，进而引发短路（Short Shot），严重时还会造成金线断裂形成断路，最终导致元器件出现功能性缺陷。引发金线偏移的具体原因主要有以下几类： （1）树脂流动产生的拖曳力。这是导致金线偏移失效的最主要诱因，在封装填充阶段，若树脂黏性过高、流动速度过快，会
外延与CVD之间的区别
本文介绍了薄膜沉积工艺中外延和化学气相沉积的区别。 在芯片制造的薄膜沉积工艺中，有两种技术常常被相提并论，却又有着本质的区别——外延和化学气相沉积。它们就像一对表兄弟，同属“气相生长”家族，但性格迥异，各有所长。有时候，它们泾渭分明；有时候，又能在特定条件下互相转化、共存共荣。 一、本质区别：一个是复制，一个是涂鸦 化学气相沉积（CVD）是最常见的薄膜沉积方法。它的原理很简单：将含有目标元素的气体
集成电路工艺量测技术概述
本文介绍了在前段、中段、后段中分别用到的量测技术。 一、前段（FEOL）量检测技术 前端制程（Front End of Line, FEOL）是集成电路制造中形成晶体管等核心有源器件的阶段。在这一纳米尺度的精密制造过程中，量检测技术如同“制程之眼”，通过实时、在线的监控与测量，确保每一道工艺参数都严格控制在设计窗口内，是保障芯片性能、成品率和可靠性的基石。 核心量检测项目分类 FEOL的量检测任务
多重曝光给良率挖了多少坑？
本文介绍了多重曝光技术对良率的影响。 良率是决定先进制程芯片能不能卖、赚不赚钱的核心，从来不是制造端一个环节的事，从设计、光刻、架构到封装，全链路都是博弈。 摩尔定律走到下半场，拼的不是谁能做更小的晶体管，而是谁能把良率玩明白。 1. 先搞懂：良率到底是怎么算出来的 先给良率一个人话定义：一片晶圆上能通过测试的合格芯片，除以总芯片数，这个比值就是良率。 良率损失本质上就三个来源：工艺偏差、设计限制
封装载板关键材料介绍及性能特点
本文介绍了五种封装载板的关键材料。 在芯片封装载板的生产过程中，会用到多种关键基础材料。这些材料各自承担着不同作用，共同决定了载板的硬度、耐热性、绝缘性、导电能力以及线路加工精度等关键性能。为了让大家更清晰地理解载板的结构与制造逻辑，本节将对封装载板生产中最常用的几类核心材料进行逐一讲解，帮助大家快速建立材料认知。 01 CCL板材 由日本三菱瓦斯开发，主要由树脂、玻璃纤维、铜箔组成，具有许多
芯片设计中的Standard Cell是什么？
本文介绍了芯片设计中的标准单元。 在数字芯片设计领域，标准单元（Standard Cell）是构成复杂芯片功能的基础构件。它是指经过预先设计、优化与验证，具备特定逻辑功能且可重复使用的标准化电路模块。从基本逻辑门如与门、或门、非门，到触发器、加法器等运算单元，标准单元覆盖了数字电路的核心需求。其本质在于“标准化与可复用性”：一旦某个单元完成设计验证，便可在整个芯片设计中无限次复用，从而极大降低设计
晶体管的动力之源：IdSAT究竟由谁决定
本文介绍了影响晶体管饱和电流的各项因素。 在芯片性能的比拼中，有一个参数几乎成了晶体管速度的代名词——饱和电流（IdSAT）。它衡量的是晶体管完全导通时，从漏极流向源极的最大电流。IdSAT越大，逻辑门的翻转就越快，芯片的主频就越高。那么，这个决定芯片“马力”的关键参数，究竟被哪些制造工艺所左右？我们从最基本的物理公式出发，一层层拆解。 一、IdSAT的“第一性原理”公式对于先进工艺中的短沟道晶
封装载板制造特殊工艺——Coreless 无芯工艺与 ETS 埋线路工艺
本文主要讲述封装载板制造特殊工艺。 在行业通用的载板制造领域中，除了减成法（Tenting）、改良型半加成法（mSAP）、半加成法（SAP）这三种主流核心技术路线外，还包含无芯工艺（Coreless）、嵌入式线路工艺（ETS，即 Embedded Trace Substrate/Embedded Pattern Process）、无芯铜柱法工艺（Via Post Coreless）等特殊工艺。 这
薄膜应力与晶圆曲率法
本文主要讲述薄膜应力与晶圆曲率法。 薄膜是现代微电子、光子学与微机电系统（MEMS）器件最基础的构成单元，小到芯片里的导电层、绝缘层，大到光学镜头的镀膜、MEMS传感器的微结构，都离不开薄膜材料，而这些薄膜的性能稳定性、器件使用寿命，核心都由内部的残余应力所决定。 这种应力并非微电子时代才出现的新问题，早在传统电沉积加工、光学涂层制备的年代，科研人员就已经发现薄膜应力会直接影响产品质量，经过数十
美光的智能制造：AI技术在企业中的应用
制造芯片的复杂程度超过制造火箭。阅读本案例研究，了解美光如何率先在制造、物流和业务流程中应用 AI，并将其大规模部署，从而实现技术优势地位。 美光在利用人工智能 (AI) 技术方面绝不仅限于空谈。公司将数据分析和 AI 应用于自身制造流程，真正做到了言行一致。美光将 AI 融入业务运营的核心，通过业界前沿内存和存储解决方案，彰显其赋能技术的卓越价值。 智能制造是自动化的更高阶段。其关键在于大规模智