本文介绍了Core器件和IO器件的结构区别与原因。
在28nm芯片上，工程师会同时制造两种PMOS晶体管：一种是Core器件，用于核心逻辑电路；另一种是IO器件，用于与外界通信的输入输出接口。它们虽然做在同一颗芯片上，但内部结构却有明显差异。
从图片可以清楚看到两者的不同。Core器件追求极致速度，它的栅极堆叠采用了High-k介质加金属栅极，等效氧化层厚度（EOT）薄到只有约1.1纳米。薄的EOT能让栅极对沟道有更强的控制，提升驱动电流（Idsat），缩小晶体管尺寸，从而实现更高的逻辑密度。
IO器件则完全不同。它的EOT厚度达到2.5到3.5纳米，几乎是Core器件的三倍。厚栅氧牺牲了一些速度和集成度，但换来了更高的耐压能力。IO器件需要承受更高的电压（1.8V），如果栅氧像Core那么薄，很容易被击穿。
再看沟道区域。Core器件采用了SiGe（锗硅）沟道，这是通过外延工艺在硅沟道中掺入锗原子形成的。锗的原子比硅大，晶格失配会在沟道中引入压应力，提高空穴迁移率，让PMOS跑得更快。而IO器件的沟道就是普通硅，没有SiGe，因为它的主要任务是耐受电压，不是追求速度。
侧墙宽度也有区别。Core器件的侧墙较薄，有利于减小寄生电容。IO器件的侧墙较宽，有助于缓冲突变的电场，提高可靠性。图片中两者的源漏结深也有差异，Core器件的结更浅，有利抑制短沟道效应；IO器件的结略深，能承受更高电压。
简单来说，Core器件为速度而生，用薄栅氧、SiGe沟道、浅结等一切手段让晶体管跑得更快；IO器件为接口而生，用厚栅氧换取耐压能力，牺牲性能换取可靠性。同一颗芯片上的这两套“班子”，各自为不同的使命而优化。这也是现代芯片设计“一芯多用”的体现。
评论区
登录后即可参与讨论
立即登录