一只MOS晶体管是如何制造出来的？

本文将介绍制造MOS晶体管的工艺流程。

理解MOS工艺，关键并不在于记住多少层氧化膜、多少块掩膜版，而在于弄清楚每一道工序如何影响晶体管的导通、关断和可靠性。

MOSFET如何控制电流

以n沟增强型MOSFET为例，器件通常形成在p型硅衬底上，两侧为重掺杂n型源区和漏区，中间由栅介质与栅极覆盖。

当栅源电压为零时，n⁺源区与漏区之间仍被p型衬底隔开，尚未建立连续的n型导电路径，因此器件基本处于关断状态，随着栅极施加正电压，栅下空穴逐渐被排斥，硅表面首先形成耗尽区，栅压继续升高后，电子开始在硅与栅介质的界面附近聚集；当电子浓度达到一定程度，一条连接源极和漏极的反型层便随之形成，这就是MOSFET的导电沟道。

沟道是否能够稳定建立，通常以阈值电压作为判断依据，栅压低于阈值时，源漏之间缺少有效的导电通道，晶体管处于截止状态；超过阈值后，反型层形成，器件开始导通，阈值电压并非固定不变，它与衬底掺杂水平、栅极材料、栅介质厚度以及界面电荷等因素密切相关，因此也是MOS工艺中需要重点控制的参数。

增强型与耗尽型器件的区别，同样体现在沟道的初始状态上，常见的n沟增强型MOSFET通常具有正阈值电压，在零栅压下没有预先形成的沟道；n沟耗尽型器件则多表现为负阈值电压，即使栅压为零，源漏之间也已经具备一定的导电能力。

器件导通以后，其工作状态还会随漏源电压变化。漏源电压较小时，沟道从源端到漏端基本保持连续，漏电流随电压增加而增大，此时器件工作在线性区，继续提高漏压，漏端附近的反型电荷逐渐减少，沟道开始变薄并最终出现夹断，MOSFET由此进入饱和区。需要强调的是，沟道夹断并不等于电流中断；

载流子到达夹断区域后，仍会在漏端电场作用下被输送至漏极。

早期NMOS工艺主要依靠局部氧化实现器件隔离，具体而言，在非有源区生长较厚的场氧化层，同时配合p型场注入，提高该区域形成寄生沟道所需的电压，这样可以有效阻断相邻器件之间的非预期导通，但LOCOS工艺也存在明显局限：氧化层不仅向下生长，还会沿横向侵入有源区边缘，形成典型的“鸟嘴效应”，进而压缩可用于器件布局的有效面积。

随着集成度不断提高，这种隔离方式逐渐被浅沟槽隔离取代，STI先在硅表面刻蚀出浅沟槽，再填入绝缘材料，最后通过化学机械抛光实现表面平坦化。相比LOCOS，浅沟槽隔离占用面积更小，也更适合高密度器件布局。

完成隔离后，工艺重点转向沟道阈值的调节，对于增强型器件，通常采用较低剂量的离子注入，对阈值电压进行微调；而耗尽型器件则需要在局部沟道区域引入更多n型杂质，使其在零栅压下仍然保留一定导电能力。

离子注入的优势在于，杂质剂量和注入深度都可以得到较精确的控制。不过，高能离子进入硅晶格时会造成一定损伤，因此注入结束后还需进行退火处理，用于修复晶格缺陷并激活掺杂原子，使其真正参与器件导电。

自对准硅栅为何重要

沟道调节之后，在有源区表面形成高质量栅介质，并沉积多晶硅作为栅极材料，多晶硅栅经过光刻和刻蚀后，可以直接作为后续源漏注入的掩膜，使源漏结边缘自动与栅极边缘对应，这就是自对准硅栅工艺。

自对准技术降低了栅极与源漏之间的套准要求，减少了不必要的重叠区域和寄生电容，是MOS工艺发展中的关键进步。

在早期双层多晶硅工艺中，第一层多晶硅可同时用于栅极、电阻、局部互连和电容器极板，第二层则可用于电容器上极板或附加互连，随后形成高浓度源漏区，再沉积层间绝缘材料并打开接触孔，使金属能够连接源漏区、栅极和其他元件。

完成金属互连后，晶圆表面还需覆盖钝化层，以降低水汽、离子污染和机械损伤对器件的影响，仅在外部连接区域保留开口。

从NMOS走向现代CMOS

早期集成电路曾大量采用NMOS工艺，主要原因在于电子迁移率通常高于空穴迁移率，因此n沟器件往往能够提供更强的驱动能力。不过，单一NMOS逻辑在稳定状态下仍可能存在持续电流，静态功耗问题也随之显现。

CMOS结构正是在这一背景下成为主流，它通过NMOS与PMOS的互补配合，使电路在多数稳态条件下尽量避免从电源到地的直流通路，从而显著降低静态功耗。对于现代数字芯片而言，这种低功耗特性与较好的噪声容限同样重要。

器件继续缩小时，新的问题开始出现。传统二氧化硅栅介质必须做得更薄，才能维持足够强的栅极控制，但介质过薄又会增加电子隧穿，导致栅极漏电上升，为缓解这一矛盾，先进工艺逐步引入高介电常数材料和金属栅，在保持较强沟道控制能力的同时，降低栅介质的实际漏电风险。

变化并不止于材料，平面MOSFET缩小到一定程度后，栅极对沟道的控制能力逐渐减弱，FinFET因此出现，它将沟道制成立体鳍状结构，使栅极从多个方向包围沟道，从而改善静电控制。进一步发展到环绕栅纳米片晶体管后，栅极能够更完整地包围沟道，对短沟道效应的抑制也更加明显。

与此同时，先进逻辑工艺还在向背面供电、三维器件堆叠和低电阻接触结构延伸，这些技术看似分属不同模块，实质上都指向同一个目标：缩短供电与信号路径，降低寄生损耗，并在有限面积内继续提升器件密度。

因此，无论晶体管从平面结构发展到FinFET，还是进一步演进为环绕栅，MOS工艺的核心始终没有改变，材料、掺杂和几何结构的所有调整，最终都服务于更精准的沟道控制，以及更低的漏电、寄生电容和互连损耗。理解工艺的重点，也不在于机械记忆步骤，而在于判断每一道工序究竟改变了器件的哪一个关键电学参数。