3D近存 vs 3D 存算,到底什么关系?
3D芯片行业有些概念,越宣传,边界越模糊。 存储叠到计算上面,叫三维集成;数据搬运距离缩短,叫近存优势。讲着讲着,“近存”就变成了“存算”,仿佛只要芯片摞得够紧,存储便自动获得了计算能力。 但工程上没有这种自动升级。 值得警惕的宣传混淆,是把集成方式当成计算方式,把带宽优势讲成存内计算优势。介绍了半天堆叠层数、互连密度和访存性能,却没有回答最基本的问题: 这里的“存算”,究竟对应什么计算机制? 带
纳米网半导体频道 — 提供半导体领域最新资讯、技术文章和行业动态。
3D芯片行业有些概念,越宣传,边界越模糊。 存储叠到计算上面,叫三维集成;数据搬运距离缩短,叫近存优势。讲着讲着,“近存”就变成了“存算”,仿佛只要芯片摞得够紧,存储便自动获得了计算能力。 但工程上没有这种自动升级。 值得警惕的宣传混淆,是把集成方式当成计算方式,把带宽优势讲成存内计算优势。介绍了半天堆叠层数、互连密度和访存性能,却没有回答最基本的问题: 这里的“存算”,究竟对应什么计算机制? 带
亮点: 全工作温度范围内,采样精度更高,电芯均衡速度更快 意法半导体L9962锂电池管理芯片内置12位模数转换器(ADC),具备优异的采样精度;同时支持高达70mA的电芯均衡电流,可快速校正电芯电压,改善电池健康状态。 L9962专为最多10串电芯的锂离子(Li-ion)与锂聚合物(Li-Po)电池包设计,具备电压监测、均衡和保护功能,可优化电池性能,提升其安全性与工作稳定性。该芯片适用于无绳电动
精准的模拟控制,正成为传感器校准、电源调节、工业控制与智能家电设计中的重要需求。针对这类需要多路模拟输出与精细电压调节的应用,笙泉科技推出全新 MG32F02D032 MCU,在精巧的QFN20封装中整合2组独立12-bit DAC,兼顾控制弹性、系统整合度与成本效益。 在微控制器(MCU)的世界里,如果说ADC(模拟数字转换器)是负责感知真实世界的「眼睛」,那么DAC(数字模拟转换器)就是将数
本文将介绍从28nm到A14(约1.4nm)的演进路径。 在半导体行业,每一代工艺节点的跨越都像是一场精密到原子级别的“极限挑战”。最近的一份技术总结,清晰地勾勒出了从28nm到A14(约1.4nm)的演进路径——这不仅是数字的缩小,更是整个制造体系的重构。 金属间距 摩尔定律的真实标尺工艺节点的数字常常让人迷惑——所谓的“5nm”、“3nm”早已不是某个具体尺寸。真正的物理标尺,是后段互连中的金
意法半导体近日推出全新评估板EVLGANSPIN2-3PH,适配今年1月发布的GANSPIN612,帮助开发者体验新器件,快速完成概念验证。本次发布完善了产品矩阵,与GANSPIN611及其配套评估板EVLGANSPIN1‑3PH形成互补。两款GANSPIN器件均可为电机控制应用提供更高能效的驱动方案,能够在严苛工况下实现系统小型化。两款器件均集成两颗GaN功率晶体管与高压栅极驱动器:GANSPI
导读 本文与ST专家Giuseppe Desoli探讨了以内存为中心的芯片设计、存内计算,以及在人工智能真正融入微控制器、传感器或机器人灵巧手之前,芯片硬件层面需要做出哪些方面的改变。 “七十年来,我们的计算机设计始终是把数据搬运到计算单元。唯有扭转这一模式,在内存内部执行运算,将智能嵌入到传感器内,边缘人工智能才能实现规模化。这个变革就是我们的技术路线图。” Giuseppe Desoli博士
进入2026年下半年,具身智能的量产节奏明显加快:供给端,上半年出货量突破4万台,全球占比攀升至97%;需求端,49家央企携12个应用场景入场2026年世界机器人大会,采购对接加速落地。 数字背后,产业评价体系正悄然位移:市场不再追问具身智能“能做什么”,转而审视“能否稳定交付”,参数比拼让位于交付周期与供应链韧性。《2026人形机器人产业发展报告》将这一趋势概括为:从小批量试用向规模化应用加速迈
随着AI算力爆发以及人形机器人产业的快速演进,电源系统向着更高功率、更高效率、更小体积的方向快速迭代。氮化镓 (GaN) 作为宽禁带代表性器件,凭借开关速度快、损耗低、面积小等先天优势,已经成为超高功率密度系统不可或缺的核心拼图。但GaN是一把双刃剑,其优越性能落地到实际硬件设计时会遇到诸多工程挑战,如何通过驱动IC的技术创新,把GaN的理论性能充分释放,已经成为行业关注的焦点。 本文将从GaN应
车企造芯,已经不算新闻了。但很少有人认真拆过:一家以整车和软件见长的公司,究竟是怎么把一块 5nm、1280 TOPS 的车规 SoC 真正送上车的——尤其是,当它宣称这是"自研"的时候,"自研"这两个字到底覆盖了多少环节。 理想汽车的马赫 M100 是一个很值得拿来当样本的案例。2026 年它正式量产,单芯片算力 1280 TOPS、算力利用率 82%、5nm 车规工艺。这些数字本身已经足够亮眼
本文介绍了FinFET SRAM的器件结构与制造要点。 本篇聚焦于FinFET SRAM的器件结构与制造要点。SRAM(静态随机存取存储器,static random access memory)在逻辑芯片中作为高速缓存使用,通常是芯片上密度最高、尺寸最小的电路单元,因此常被用作新工艺节点开发的测试载体。 SRAM单元电路与版图结构 SRAM存储单元由两个交叉耦合的反相器(inverter)和两个
本文介绍了Charge Trap与Floating Gate。 本期聊聊两种主要的NAND 技术路线,以及国际大厂阵营的分类。 在实现真正的 3D NAND 量产之前,各类技术研讨会上已经对多种 3D NAND 方案开展了长达十年的研究。涉足该领域的存储企业主要包括东芝、三星、英特尔、海力士和美光。 研发 3D 技术的核心目标是降低每比特成本、提升芯片密度,同时不必缩小二维光刻工艺节点。下图 汇总
本文介绍了MEMS制程全流程。 提到芯片,大多数人首先想到的是CPU、存储这类集成电路芯片。但在我们身边,还有一类看不见却无处不在的芯片——MEMS微机电系统芯片。 手机里的陀螺仪、加速度计、麦克风,智能汽车的压力传感器、惯性导航元件,投影仪的微镜阵列,甚至医疗设备的微型传感探头,核心都是MEMS芯片。 和传统IC芯片只做电路加工不同,MEMS芯片的核心是在晶圆上制造微米级、三维立体的机械结构,既
随着工业自动化的不断发展,制造商需要连接更多传感器、执行器和控制器,以获取分析、预测性维护、自动化和工业AI所需的实时运行数据。然而,许多工业边缘设备仍依赖传统的通信技术,或仍处于未联网状态,导致在不增加系统复杂性的前提下扩展以太网连接变得困难。 全新MCX A5 MCU系列集成10BASE-T1S以太网数字PHY、后量子加密与拓扑发现能力,将工业节点连接为互联端点。 该系列是恩智浦首款在有线M
本文主要讲述FinFET的HKMG工艺介绍。 虚设栅极的去除与沟槽形成 源漏外延和退火完成后,沉积层间介质层(inter-layer dielectric,ILD)并进行化学机械抛光(chemical mechanical polishing,CMP),直至暴露虚设多晶硅栅极顶部。这一步骤的终点控制至关重要——如果抛光不足,虚设栅极顶部残留介质层,后续去除工艺无法进行;如果过度抛光,则可能损伤虚设
本文主要讲述芯片研磨后的清洗。 在芯片制造的CMP(化学机械抛光)之后,晶圆表面看起来光洁如镜,但实际却狼狈不堪——抛光液残留、金属离子污染、有机杂质、微细颗粒,全都牢牢粘在表面。如果不彻底洗干净,后续光刻、沉积、刻蚀的良率会直接崩盘。CMP后的清洗,是晶圆从“磨完”到“能用”之间必经的一道生死关。 软垫化学机械抛光和双面刷洗属于强物理清除手段,靠剪切力把颗粒从表面“刮”下来。软垫抛光用旋转的软质
本文介绍了热扩散工艺。 提到芯片制造,大家往往第一时间想到光刻机,而在掺杂环节,现代逻辑芯片早已普及了更为精准的离子注入技术。相比之下,热扩散这个听起来颇具年代感的词,似乎早已被扫进了历史的垃圾堆。但如果把视线从追求极致纳米工艺的CPU转移到微观机械世界MEMS(微机电系统),你会发现这项古老的工艺非但没有消失,反而是制造压力传感器、加速度计乃至高端硅电容器的幕后功臣。 热扩散的原理其实非常朴素,
本文介绍了FinFET的器件结构与基本工艺流程。 这篇文章转向逻辑器件领域,介绍鳍式场效应晶体管(fin field-effect transistor,FinFET)——目前先进逻辑芯片中广泛采用的三维器件结构。与DRAM和3D NAND通过电容或电荷存储层来保存数据不同,FinFET属于逻辑器件范畴,其核心功能是提升晶体管的开关速度和能效。 平面MOSFET遇到的瓶颈 在平面MOSFET中,沟
本文介绍了FOCoS怎么把芯片“扇”出去的新型封装。 随着AI芯片对带宽和集成度的要求越来越高,封装技术也在快速迭代。FOCoS就是其中一种很有代表性的方案。它的全称是Fan-Out Chip on Substrate,中文可以理解为“扇出型芯片贴装于基板”。 FOCoS的核心特点是用RDL(重布线层)来替代硅中介层。在传统的CoWoS方案中,芯片通过一块带有TSV的硅中介层实现互连;而FOCo
你敢信,OpenAI第一次做芯片,竟然把英伟达全系干趴下了?! 就在刚刚,OpenAI首颗自研芯片Jalapeño「墨西哥辣椒」,交出了首批实测成绩单—— AI推理性能,全面反超英伟达GB200和GB300。 实测速度直接起飞! Jalapeño一秒能狂吐1459个Token,英伟达GB200只有535个,连一半都不到。 「辣椒」跑完一个任务只要1.65秒,GB300却得花将近6秒,整整3.6倍的
本文介绍了越先进的制程漏电越严重的原因。 "先进制程"的本质就是把晶体管做得越来越小。缩小的时候,晶体管的各个尺寸都在变: 沟道长度变短(源极到漏极的距离缩短); 栅氧化层变薄(栅极和沟道之间的绝缘层变薄); 工作电压降低(为了省功耗、防击穿); 阈值电压降低(跟着工作电压降); 掺杂浓度提高; 晶体管数量暴增(同样面积塞更多); 问题就在于——上面这几个变化,每一个都会从不同角度加剧漏电。 原